JPH01218151A

JPH01218151A - 無線受信機

Info

Publication number: JPH01218151A
Application number: JP63041867A
Authority: JP
Inventors: Hidehiro Takahashi; 英博高橋
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-02-26
Filing date: 1988-02-26
Publication date: 1989-08-31

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は、無線通信用受信機の構成に関する。

（従来の技術）従来、所要電力・占有周波数帯域の点で利点のある位相
変調・同期検波方式を利用した通信システムでは位相あ
いまい性の発生がさけられず、フレーム同期技術あるい
は差動符号化技術によって位相あいまい性を除去して来
た。特に差動符号化技術はハードウェアが簡易である利
点がある。

誤り訂正技術と併用する場合、一般に誤り訂正回路は位
相あいまい性を除去した信号を入力する必要があるため
第５図に示すように、差動復号回路の出力を誤り訂正回
路に入力する。このとき軟判定誤り訂正回路では軟判定
データとして差動復号する必要がありハードウェアの増
大を招く、又、差動符号方式には原理上、伝送路での１
シンボルの誤りが差動復号後に２シンボルの誤りになる
との欠点がある。この特性は第５図の構成に於いて後続
の訂正回路の能力を劣化させるとの欠点があったー一方、誤り訂正方式には、ワード同期を必要としないと
の利点を持つたたみ込み符号方式が用いられる事が多い
、この符号に対し最尤復号回路を適用した場合、回路内
部の尤度情報を用いて、複数の入力系統及びそれらの反
転信号などの複数の組合せのうちどの組合せが尤度が最
大であるかを判定でき、これによって位相あいまい性を
除去できる。しかし、例えば、レート１／２のたたみ込
み符号をＱＰＳＫ変調方式で伝送した場合、１８０°の
位相誤りに対しては正しい位相に対すると同様に高い尤
度が得られるため位相あいまい度を完全には除去し切れ
ないとの欠点があった。

（発明が解決しようとする課題）以上述べてきたように従来技術によれば、差動符号化と
誤り訂正技術との併用により誤り訂正能力が劣化し、軟
判定誤り訂正方式の場合、差動復号回路のハードウェア
が増大する。

また、誤り訂正回路のみにより位相あいまい性を完全に
除去する事は不可能である。

本発明は、誤り訂正能力を劣化させずに差動符号を導入
し、位相あいまい性を完全に除去する手段を提供するこ
とを目的とする。

〔発明の構成〕

（課題を解決するための手段）上記目的を達成するために１本発明においては。

位相を復調するための位相復調回路と誤りを訂正するた
めの誤り訂正回路と差動論理回路とを備え。

誤り訂正回路には位相復調回路の出力信号を入力して位
相あいまい性を判別してこの判別された信号を出力させ
る。この誤り訂正回路の出力信号を差動論理回路に入力
することを特徴とするものである。

（作用）位相復調回路の出力値を誤り訂正回路に入力させて復号
回路内部で生成する尤度信号をａ測する事により、位相
角１８０’相当のあいまい性を除去することができる。

また、誤り訂正回路によって除去できない位相あいまい
性の判定された符号は差動論理回路に入力され、正しい
符号か、１，０符号が反転しているかのどちらかとなる
のでこの、あいまい性はこの差動論理回路によって取り
除くことができる。

（実施例）以下、図面を参照して本発明の一実施例を説明する。

第１図は、本発明の一実施例を示している。入力データ
は、例えば、和分演算器１で和分演算され、レート１／
２の畳み込み符号化器２でレート１／２の畳み込み符号
化され、４相の位相変調器３で位相変調される。そして
、無線で伝送される。

この様に、本受信機で受信された信号は、同期検波器４
により同期検波される。４相位相変調した場合、この検
波出力には４通りのあいまい性を持つことになる。即ち
、（Ｉ、Ｑ）の組合せが出力として期待されるのに（Ｉ
、Ｑ）、（Ｑ、Ｉ）。

（Ｉ、Ｑ）、（Ｑ、Ｉ）のうちどれが得られるが不確定
となる。

同期検波器４の検波出力は第１図内に示す構成の誤り訂
正回路５に入力される。この誤り訂正回路５内は、例え
ばあいまい除去回路５１と、ビタビ復号器５２と、ロー
パスフィルタ５３と１判定回路５４から成る。

第２図にあいまい除去回路５１の一構成を示しておいた
。

Ｉ、Ｑの信号が入力されると、Ｉ’、Ｑ’という信号が
Ｉ、Ｑという信号から作り出される。

第３図に、判定回路５４の一構成が示されている。

あいまい除去回路５１内の切換制御信号の初期値は任意
である。ビタビ復号器５２の構成は従来用いられている
ものであり、復号出力と尤度を出力する。

尤度はローパスフィルタ５３を介して判定回路５４に入
力される。

第３図に示した様に判定回路５４内で尤度は、比較器５
４によりあらかじめ定められた基準値と比較され基準値
よりも小さいときは、　カウンタ５４２が動作可となり
、カウンタ５４２の出力が例えば、　Ｏ→１→２→３→
０→１→・・・と回転する。

カウンタの進む速さ、すなわちクロックはローパスフィ
ルタ５３の時定数よりも遅い。

これにより、あいまい除去回路５１は、尤度が基準値よ
りも大きくなるような（Ｉ’、　Ｑ’）の組合せが得ら
れるまで（Ｉ’、Ｑ’）に与えるＩ、Ｑ。

Ｉ、Ｑの組合せを変化させる。

ビタビ復号器５２の尤度は入力（Ｉ’、Ｑ’）が（Ｉ。

Ｑ）の時と（Ｉ、Ｑ）の時に大きな値を示すため。

あいまい除去回路５１は、これらいずれかの組合せの状
態で停止する。（Ｉ、Ｑ）である時には、ビタビ復号器
５２は、送信側の畳込符号化器２の入力と同一の符号（
但し復号残留誤りを含む）を出力し、（Ｉ、Ｑ）である
時には畳込符号化器２の入力を反転した符号を出力する
。

したがって差動演算回路６は入力側の和分演算器１の入
力データと等しい符号を出力する。

この場合、誤り率は同期検波・ビタビ復号を行なう理想
的なシステムに比べて２倍劣化するが。

第４図から読みとれるように、雑音特性に換算すれば、
約０．２ｄＢとわずかな劣化にすぎない。

同期検波回路において、サイクルスリップが発生した時
には判定回路の時定数に相当する期間、誤りが連続して
発生するが、近年の復調回路技術の進歩により、サイク
ルスリップの発生確率は極めて低くすることが可能とな
り、実用的な動作領域ではこれによる誤り率の劣化は無
視する事ができる。

〔発明の効果〕

以上詳述してきたように、本発明によれば、フレーム同
期回路を必要としない簡易な回路構成で、誤り訂正能力
を維持させた良好な伝送品質の無線受信機を構成するこ
とができる。

これにより回路構成の簡易化、回路寸法の小形化、消費
電力の低減化、軽量化を図ることができる。

【図面の簡単な説明】

第５図は１本発明技術を示す構成図。１・・・和分演算器　　　２・・・畳込符号化器３・・
・位相変調器　　　４・・・同期検波器５・・・誤り訂
正回路　　６・・・差動演算回路５１・・・あいまい性
除去回路　５２・・・ビタビ復号器５３・・・ローパス
フィルタ　　５４・・・判定回路嘉　３ｒｘＪ第　４　図

Claims

【特許請求の範囲】

（１）位相を復調するための位相復調回路と誤りを訂正
するための誤り訂正回路と差動論理回路とを備え、前記
誤り訂正回路に前記位相復調回路の出力信号を入力して
位相あいまい性があると判別した信号を出力させ、前記
誤り訂正回路の出力信号を前記差動論理回路に入力する
事を特徴とする無線受信機。
（２）誤り訂正回路は、最尤復号器から成り、尤度信号
が最大になるように、入力信号を復号する事を特徴とす
る請求項１記載の無線受信機。