JPH01216556A - Al配線の形成方法 - Google Patents
Al配線の形成方法Info
- Publication number
- JPH01216556A JPH01216556A JP4253888A JP4253888A JPH01216556A JP H01216556 A JPH01216556 A JP H01216556A JP 4253888 A JP4253888 A JP 4253888A JP 4253888 A JP4253888 A JP 4253888A JP H01216556 A JPH01216556 A JP H01216556A
- Authority
- JP
- Japan
- Prior art keywords
- sputtering
- substrate
- film
- aluminum film
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 title abstract description 10
- 238000000034 method Methods 0.000 title description 16
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000011261 inert gas Substances 0.000 claims abstract description 8
- 238000004544 sputter deposition Methods 0.000 abstract description 28
- 238000000151 deposition Methods 0.000 abstract description 17
- 230000008021 deposition Effects 0.000 abstract description 17
- 239000002245 particle Substances 0.000 abstract description 9
- 230000006378 damage Effects 0.000 abstract description 7
- 238000001755 magnetron sputter deposition Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以Fの順序に従って本発明を説明する。
A、産業上の利用分野
B0発明の概要
C1従来技術[第2図]
D0発明が解決しようとする問題点
E0問題点を解決するための手段
F9作用
G、実施例[第1図]
H1発明の効果
(A、産業上の利用分野)
本発明は/WE(アルミニウム)配線の形成方法、特に
基板上に表面が平坦なAIL配線を形成する方法に関す
る。
基板上に表面が平坦なAIL配線を形成する方法に関す
る。
(B、発明の!!4要)
本発明は、AIL配線の形成方法において、スパッタリ
ングダメージ、パーティクルの発生が少なく良質なAI
t配線を表面が平坦になるように形成するため、 A1膜を基板上に形成した後で不活性ガスプラズマ中で
AIL膜表面を平坦化するものである。
ングダメージ、パーティクルの発生が少なく良質なAI
t配線を表面が平坦になるように形成するため、 A1膜を基板上に形成した後で不活性ガスプラズマ中で
AIL膜表面を平坦化するものである。
(C,従来技術)[第2図]
LSIの高集積化、半導体素子の微小化に伴ってLSI
の設計ルールが1μmから0.8μmあるいは0.5μ
mというように微細化してくる。
の設計ルールが1μmから0.8μmあるいは0.5μ
mというように微細化してくる。
するとコンタクトホール部でのAIL配線のステップカ
バレージの重要性が増してくる。
バレージの重要性が増してくる。
ところで、ステップカバレージの良いA2配線の形成方
法としてバイアスバッタ法を挙げることができる。この
技術は第2図に示すようにAitのスパッタリング中に
基板側にDCあるいはRFのバイアスをかけて基板表面
にもA「イオンが入射されるようにし、そのArイオン
のエネルギーを利用してA1表面を流動させてステップ
カバレージの良いAn配線を得るようにするものである
。
法としてバイアスバッタ法を挙げることができる。この
技術は第2図に示すようにAitのスパッタリング中に
基板側にDCあるいはRFのバイアスをかけて基板表面
にもA「イオンが入射されるようにし、そのArイオン
のエネルギーを利用してA1表面を流動させてステップ
カバレージの良いAn配線を得るようにするものである
。
尚、同図において、aはスパッタチャンバ、bはAj!
−Siターゲット、Cはマグネット、dはヒーターブロ
ック、eは該ヒーターブロックdにより保持された基板
である。
−Siターゲット、Cはマグネット、dはヒーターブロ
ック、eは該ヒーターブロックdにより保持された基板
である。
このような、Anをスパッタリングによりデポジション
しながらへ2表面を流動させてへ2表面の平坦化を図る
バイアススパッタ法については例えばIEDM86の7
0〜73頁によって紹介されている。
しながらへ2表面を流動させてへ2表面の平坦化を図る
バイアススパッタ法については例えばIEDM86の7
0〜73頁によって紹介されている。
(D、発明が解決しようとする問題点)ところで、Ar
イオンのエネルギーによってA1表面を流動させなから
A2のデポジションを行うというバイアススパッタ法に
は下記の問題点があった。
イオンのエネルギーによってA1表面を流動させなから
A2のデポジションを行うというバイアススパッタ法に
は下記の問題点があった。
先ず、Arイオンのエネルギーによって基板表面にダメ
ージが生じるという問題があった。というのは、上述し
たバイアススパッタによれば基板表面にAfL膜が全く
形成されていない状態、即ち、スパッタ開始直後の状態
であっても基板表面部に強いエネルギーを持ったArイ
オンが入射される。その結果、基板表面部に形成された
半導体素子がそのArイオンによって損傷を受けて半導
体素子の特性が劣化したり、半導体素子が破壊さ ゛れ
たりするので問題となるのである。
ージが生じるという問題があった。というのは、上述し
たバイアススパッタによれば基板表面にAfL膜が全く
形成されていない状態、即ち、スパッタ開始直後の状態
であっても基板表面部に強いエネルギーを持ったArイ
オンが入射される。その結果、基板表面部に形成された
半導体素子がそのArイオンによって損傷を受けて半導
体素子の特性が劣化したり、半導体素子が破壊さ ゛れ
たりするので問題となるのである。
次に、バイアススパッタ法によれば、基板にバイアスを
かけるので基板を保持するヒーターブロック等のホルダ
ーにバイアスがかかることになる。そして、ターゲット
からのAll粉末がそのホルダーに付着するとその付着
したA1粉末にもバイアスがかかり、それにArイオン
が衝突し、そのAn粉末がパーティクルとなってしまう
ので好ましくないという問題も生じる。また、そのパー
ティクルは異常放電の原因となり、スパッタリングに支
障をきたす虞れがある。
かけるので基板を保持するヒーターブロック等のホルダ
ーにバイアスがかかることになる。そして、ターゲット
からのAll粉末がそのホルダーに付着するとその付着
したA1粉末にもバイアスがかかり、それにArイオン
が衝突し、そのAn粉末がパーティクルとなってしまう
ので好ましくないという問題も生じる。また、そのパー
ティクルは異常放電の原因となり、スパッタリングに支
障をきたす虞れがある。
そして%AJ2のデポジションとへ2表面の流動による
平坦化とを同時に行うので、デポジションに最適なよう
に基板温度、プラズマ密度を設定すると、Al膜の平坦
化が良好に行えなくなり、逆にA11IIの平坦化を良
好に行うことができるように基板温度、プラズマ密度を
設定するとAnのデポジションを良好に行うことができ
なくなるという問題に直面した。
平坦化とを同時に行うので、デポジションに最適なよう
に基板温度、プラズマ密度を設定すると、Al膜の平坦
化が良好に行えなくなり、逆にA11IIの平坦化を良
好に行うことができるように基板温度、プラズマ密度を
設定するとAnのデポジションを良好に行うことができ
なくなるという問題に直面した。
本発明はこのような問題点を解決すべく為されたもので
あり、スパッタリングダメージ、パーティクルの発生が
少なく良質なAj!配線を平坦に形成できるようにする
ことを目的とする。
あり、スパッタリングダメージ、パーティクルの発生が
少なく良質なAj!配線を平坦に形成できるようにする
ことを目的とする。
(E、問題点を解決するための手段)
本発明A1配線の形成方法は上記問題点を解決するため
、Aぶ膜を基板上に形成し、その後AJ2膜表面を平坦
化することを特徴とする。
、Aぶ膜を基板上に形成し、その後AJ2膜表面を平坦
化することを特徴とする。
(F、作用)
本発明AJ!配線の形成方法によれば、AfL膜が形成
された後、平坦化するので、平坦化のための不活性ガス
のイオン照射によって基板表面部がダメージを受ける虞
れがない、また、AfLのデポジションと平坦化とを別
の室でおこなうことによりパーティクルの発生という問
題も回避することができる。そして、A11のデポジシ
ョンとA11表面の流動による平坦化とを別々に行うの
で、プラズマ密度、基板温度、バイアス等の処理条件を
デポジションのときはデポジションに最適なように、を
坦化のときは平坦化に最適なように設定することにがで
き、延いてはAnのデポジションとAI!膜表面の平坦
化を共に良好に行うことができる。
された後、平坦化するので、平坦化のための不活性ガス
のイオン照射によって基板表面部がダメージを受ける虞
れがない、また、AfLのデポジションと平坦化とを別
の室でおこなうことによりパーティクルの発生という問
題も回避することができる。そして、A11のデポジシ
ョンとA11表面の流動による平坦化とを別々に行うの
で、プラズマ密度、基板温度、バイアス等の処理条件を
デポジションのときはデポジションに最適なように、を
坦化のときは平坦化に最適なように設定することにがで
き、延いてはAnのデポジションとAI!膜表面の平坦
化を共に良好に行うことができる。
(G、実施例) [第1図]
以下、本発明AiL配線の形成方法を図示実施例に従っ
て詳細に説明する。
て詳細に説明する。
第1図(A)、(B)は本発明/l配線の形成方法の一
つの実施例を工程順に示すものである。
つの実施例を工程順に示すものである。
同図に示すように、スパッタリング装置1としてスパッ
タリング室2とリフロー室3を備えたものを使用し、ま
ず、同図(A)に示すようにスパッタリング室2におい
て基板4表面に普通のスパッタリングによりAIL膜を
形成する。尚、図において、5はAU−3iターゲツト
、6はヒーターブロックである。
タリング室2とリフロー室3を備えたものを使用し、ま
ず、同図(A)に示すようにスパッタリング室2におい
て基板4表面に普通のスパッタリングによりAIL膜を
形成する。尚、図において、5はAU−3iターゲツト
、6はヒーターブロックである。
次に、第1図(B)に示すように基板4をリフロー室3
へ移し、そこでRFマグネトロンスパッタにより基板4
表面のへ2膜を平坦化する。尚、7はマグネットヒータ
ーブロック、8は上部電極(マグネット)である。
へ移し、そこでRFマグネトロンスパッタにより基板4
表面のへ2膜を平坦化する。尚、7はマグネットヒータ
ーブロック、8は上部電極(マグネット)である。
このように本AIL配線の形成方法においては、従来の
バイアススパッタ法のようにスパッタリングによるデポ
ジションとAl膜表面の流動による平坦化とを同時に行
うのではなく普通のスパッタリングによる/M!llj
のデポジションのみと、RFマグネトロンスパッタによ
りAIL膜表面を流動させることによる平坦化とをスパ
ッタリング装置の別の部屋で順次行うので、良質なAI
L膜の形成ができると共に、そのA1膜を良好に平坦化
することができる。というのは、スパッタリング温度、
プラズマ密度分布、Ar等不活性ガスのガス圧等はAf
iをデポジションする場合とA2膜表面部を流動させて
その表面の平坦化を図る場合とで最適値が異なるので、
従来のバイアススパッタ法のようにデポジションと平坦
化を同時に行う場合にはこれ等についてどう設定するか
が難しく、モしてデボジジンと平坦化の両方をそれぞれ
最も良好に行うようにすることは不可能である。しかる
に1本発明においてはAl膜のデポジションと平坦化を
別個に行うので、温度分布、プラズマ密度、Ar圧力等
についてはデポジションをするときはそのデポジション
に最適なように、平坦化をするときは平坦化に最適なよ
うに設定することができる。場合によっては室2.3内
に入れるガスの種類を変えることもできる。従って、良
質なAIL膜の形成がてきると共に、そのAl膜の平坦
化を良好に行うことができるのである。
バイアススパッタ法のようにスパッタリングによるデポ
ジションとAl膜表面の流動による平坦化とを同時に行
うのではなく普通のスパッタリングによる/M!llj
のデポジションのみと、RFマグネトロンスパッタによ
りAIL膜表面を流動させることによる平坦化とをスパ
ッタリング装置の別の部屋で順次行うので、良質なAI
L膜の形成ができると共に、そのA1膜を良好に平坦化
することができる。というのは、スパッタリング温度、
プラズマ密度分布、Ar等不活性ガスのガス圧等はAf
iをデポジションする場合とA2膜表面部を流動させて
その表面の平坦化を図る場合とで最適値が異なるので、
従来のバイアススパッタ法のようにデポジションと平坦
化を同時に行う場合にはこれ等についてどう設定するか
が難しく、モしてデボジジンと平坦化の両方をそれぞれ
最も良好に行うようにすることは不可能である。しかる
に1本発明においてはAl膜のデポジションと平坦化を
別個に行うので、温度分布、プラズマ密度、Ar圧力等
についてはデポジションをするときはそのデポジション
に最適なように、平坦化をするときは平坦化に最適なよ
うに設定することができる。場合によっては室2.3内
に入れるガスの種類を変えることもできる。従って、良
質なAIL膜の形成がてきると共に、そのAl膜の平坦
化を良好に行うことができるのである。
そして、マグネトロンスパッタリングを行うことにより
DCバイアス値を低下させても支障なく平坦化を行うこ
とができる。このDCバイアス値の低下は基板に与える
イオン衝撃を小さくすることに繋がる。そして、平坦化
のためのバッタリングはAIL膜の形成後に行うので、
不活性ガスイオンによるダメージが基板の半導体素子が
形成された部分に生じることをAIL膜によって防止で
きることになる。しかして、スパッタリングダメージに
よる特性劣化、歩留り低下も少なくすることができる。
DCバイアス値を低下させても支障なく平坦化を行うこ
とができる。このDCバイアス値の低下は基板に与える
イオン衝撃を小さくすることに繋がる。そして、平坦化
のためのバッタリングはAIL膜の形成後に行うので、
不活性ガスイオンによるダメージが基板の半導体素子が
形成された部分に生じることをAIL膜によって防止で
きることになる。しかして、スパッタリングダメージに
よる特性劣化、歩留り低下も少なくすることができる。
そして、AItのデポジションと表面平坦化を別室で行
うので、基板のホルダーに付着したAILにArイオン
が衝突することによりパーティクルが発生するという現
象もなくなり、パーティクルの発生量が少なくなる。
うので、基板のホルダーに付着したAILにArイオン
が衝突することによりパーティクルが発生するという現
象もなくなり、パーティクルの発生量が少なくなる。
(H,発明の効果)
以上に述べたように、本発明Al配線の形成方法は、A
IL膜を基板上に形成した後不活性ガスプラズマ中で上
記AIL膜表面を平坦化することを特徴とする。
IL膜を基板上に形成した後不活性ガスプラズマ中で上
記AIL膜表面を平坦化することを特徴とする。
従って、本発明AIL配線の形成方法によれば、AIL
膜が形成された後、平坦化するので、平坦化のための不
活性ガスのイオン照射によって基板表面部がダメージを
受ける虞れがない。また、Alのデポジションと平坦化
とを別の室でおこなうことによりパーティクルの発生と
いう問題も回避することができる。そして、Anのデポ
ジションとA1表面の流動による平坦化とを別々に行う
ので、プラズマ密度、基板温度、バイアス等の処理条件
をデポジションのときはデポジションに最適なように、
平坦化のときは平坦化に最適なように設定することがで
き、従って、Al2のデポジションとA1JJi表面の
平坦化を共に良好に行うことができるのである。
膜が形成された後、平坦化するので、平坦化のための不
活性ガスのイオン照射によって基板表面部がダメージを
受ける虞れがない。また、Alのデポジションと平坦化
とを別の室でおこなうことによりパーティクルの発生と
いう問題も回避することができる。そして、Anのデポ
ジションとA1表面の流動による平坦化とを別々に行う
ので、プラズマ密度、基板温度、バイアス等の処理条件
をデポジションのときはデポジションに最適なように、
平坦化のときは平坦化に最適なように設定することがで
き、従って、Al2のデポジションとA1JJi表面の
平坦化を共に良好に行うことができるのである。
第1図(A)、(B)は本発明Al配線の形成方法の一
つの実施例を工程順に示す断面図、第2図はAIt配線
の形成方法の従来例を示す断面図である。 符号の説明 1・・・スパッタリング装置、 2・・・スパッタリング室、 3・・・リフロー室、4・・・基板。 ′A′施例ぞ工程順に示す断面図 第1図
つの実施例を工程順に示す断面図、第2図はAIt配線
の形成方法の従来例を示す断面図である。 符号の説明 1・・・スパッタリング装置、 2・・・スパッタリング室、 3・・・リフロー室、4・・・基板。 ′A′施例ぞ工程順に示す断面図 第1図
Claims (1)
- (1)Al膜を基板上に形成した後不活性ガスプラズマ
中で上記Al膜表面を平坦化することを特徴とするAl
配線の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4253888A JPH01216556A (ja) | 1988-02-25 | 1988-02-25 | Al配線の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4253888A JPH01216556A (ja) | 1988-02-25 | 1988-02-25 | Al配線の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01216556A true JPH01216556A (ja) | 1989-08-30 |
Family
ID=12638847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4253888A Pending JPH01216556A (ja) | 1988-02-25 | 1988-02-25 | Al配線の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01216556A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130033151A1 (en) * | 2011-08-02 | 2013-02-07 | Taiyo Yuden Co., Ltd. | Piezoelectric thin-film resonator and method for manufacturing the same |
-
1988
- 1988-02-25 JP JP4253888A patent/JPH01216556A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130033151A1 (en) * | 2011-08-02 | 2013-02-07 | Taiyo Yuden Co., Ltd. | Piezoelectric thin-film resonator and method for manufacturing the same |
US9035536B2 (en) * | 2011-08-02 | 2015-05-19 | Taiyo Yuden Co., Ltd. | Piezoelectric thin-film resonator and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI424792B (zh) | Plasma processing device and plasma processing method | |
JPH0697660B2 (ja) | 薄膜形成方法 | |
US8858763B1 (en) | Apparatus and methods for deposition and/or etch selectivity | |
KR101449081B1 (ko) | 기판 처리 방법 | |
JPS63152146A (ja) | 層形成物質の付着および平坦化方法ならびにその装置 | |
JP3339920B2 (ja) | SiOx材料をプラズマエッチングするための方法および集積回路内の層間の金属接続部を生成するための方法 | |
WO2010004890A1 (ja) | 薄膜の成膜方法 | |
JP4911936B2 (ja) | プラズマアッシング方法 | |
JPS63238288A (ja) | ドライエツチング方法 | |
JPS61170050A (ja) | 低抵抗接点の形成方法 | |
JPH04230032A (ja) | 半導体集積回路の製造方法 | |
JPH0610125A (ja) | 薄膜形成方法 | |
US6113750A (en) | Method of forming thin metal films | |
JPH01216556A (ja) | Al配線の形成方法 | |
JP2803304B2 (ja) | 絶縁膜を備えた半導体装置の製造方法 | |
JPH11340207A (ja) | エッチング方法 | |
JPH0697127A (ja) | 配線形成方法 | |
JP5265309B2 (ja) | スパッタリング方法 | |
JP3573218B2 (ja) | 薄膜製造方法 | |
JP3049799B2 (ja) | プラズマ処理装置 | |
JPH08203828A (ja) | スパッタリング方法およびその装置 | |
JP4130278B2 (ja) | 半導体装置の製造方法 | |
JP3252014B2 (ja) | 半導体集積回路の製造方法 | |
WO2003067643A1 (fr) | Procédé et appareil de gravure | |
JPS63216972A (ja) | アルミ薄膜のリフロ−方法 |