JPH01216536A - エツチング方法 - Google Patents
エツチング方法Info
- Publication number
- JPH01216536A JPH01216536A JP4313488A JP4313488A JPH01216536A JP H01216536 A JPH01216536 A JP H01216536A JP 4313488 A JP4313488 A JP 4313488A JP 4313488 A JP4313488 A JP 4313488A JP H01216536 A JPH01216536 A JP H01216536A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- layer
- etching mask
- undercut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000010408 film Substances 0.000 description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 210000002381 plasma Anatomy 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本願の発明はミ半導体基体に対して異方性エツチングを
行うためのエツチング方法に関するものである。
行うためのエツチング方法に関するものである。
請求項１のエツチング方法は、上記の様なエツチング方
法において、エツチングマスクの断面を庇状にすること
によって、異方性の高いエツチングを半導体基体に対し
て行うことができる様にしたものである。
法において、エツチングマスクの断面を庇状にすること
によって、異方性の高いエツチングを半導体基体に対し
て行うことができる様にしたものである。
請求項２のエツチング方法は、上記の様なエツチング方
法において、第１の層に対する第２の層のアンダカット
によって断面が庇状のエツチングマスクを形成し、この
エツチングマスクを用いて異方性エツチングを行うこと
によって、異方性の高いエツチングを半導体基体に対し
て容易に行うことができる様にしたものである。
法において、第１の層に対する第２の層のアンダカット
によって断面が庇状のエツチングマスクを形成し、この
エツチングマスクを用いて異方性エツチングを行うこと
によって、異方性の高いエツチングを半導体基体に対し
て容易に行うことができる様にしたものである。
半導体基体に対して異方性エツチングを行う技術、特に
、Ｓｔ基体に深い溝や穴を形成する所謂シリコントレン
チエツチング技術は、ＤＲＡＭのトレンチキャパシタや
高速バイポーラトランジスタのアイソレーション用等に
利用される必須の技術となっている。
、Ｓｔ基体に深い溝や穴を形成する所謂シリコントレン
チエツチング技術は、ＤＲＡＭのトレンチキャパシタや
高速バイポーラトランジスタのアイソレーション用等に
利用される必須の技術となっている。
このシリコントレンチエツチングは、第２図に示す様に
、Ｓｉ基体１１とのエツチングの選択性やトレンチ１２
の形状の異方性を確保するという観点から、エツチング
マスクにＳｉｎｇ膜１３膜用３、エツチングガスに０１
系ガスを用いてＲＩＥを行うのが一般的である。
、Ｓｉ基体１１とのエツチングの選択性やトレンチ１２
の形状の異方性を確保するという観点から、エツチング
マスクにＳｉｎｇ膜１３膜用３、エツチングガスに０１
系ガスを用いてＲＩＥを行うのが一般的である。
ところがこの場合、エツチングの進行に連れて、マスク
である５ｉ０２膜１３の開口１４近傍が後退し、この開
口１４近傍にテーパ部１３ａが形成される。
である５ｉ０２膜１３の開口１４近傍が後退し、この開
口１４近傍にテーパ部１３ａが形成される。
この結果、テーパ部１３ａに衝突した活性種１５はＳｉ
基体１１へ斜めに入射し、テーパ部１３ａの直下が侵食
されたりして、トレンチ１２の形状の異方性が確保され
なかった。
基体１１へ斜めに入射し、テーパ部１３ａの直下が侵食
されたりして、トレンチ１２の形状の異方性が確保され
なかった。
そこで、この様なテーパ部１３ａの直下の侵食を防止、
抑制する第１の方法として、第２図に示す様に、ＳｉＯ
□膜１３からのスパッタ物やプラズマ中での反応生成物
等を用いた側壁保護膜１６をトレンチ１２内で且つＳｉ
基体１１の表面近傍に形成することが考えられている。
抑制する第１の方法として、第２図に示す様に、ＳｉＯ
□膜１３からのスパッタ物やプラズマ中での反応生成物
等を用いた側壁保護膜１６をトレンチ１２内で且つＳｉ
基体１１の表面近傍に形成することが考えられている。
また第２の方法として、特開昭６０−１９８８２５号公
報に記載されている様に、エツチングマスクよりもエツ
チング速度が速く且つ被加工層よりもエツチング速度が
遅い薄膜をエツチングマスクと被加工層との間に堆積さ
せた状態でエツチングを行うことが考えられている。
報に記載されている様に、エツチングマスクよりもエツ
チング速度が速く且つ被加工層よりもエツチング速度が
遅い薄膜をエツチングマスクと被加工層との間に堆積さ
せた状態でエツチングを行うことが考えられている。
しかし上述の第１の方法でも、側壁保護膜１６が形成さ
れている部分ではＳｉ基体１１の侵食が防止、抑制され
るとしても、この側壁保護膜１６等で２次散乱や３次散
乱等をされた活性種１５がＳｉ基体１１へ斜めに入射し
、第２図に示す様に、側壁保護膜１６が形成されていな
い部分が侵食される。
れている部分ではＳｉ基体１１の侵食が防止、抑制され
るとしても、この側壁保護膜１６等で２次散乱や３次散
乱等をされた活性種１５がＳｉ基体１１へ斜めに入射し
、第２図に示す様に、側壁保護膜１６が形成されていな
い部分が侵食される。
この結果、ポーリングと称される屈曲形状をトランジス
タ１２が呈するのを防止し切れず、トレンチ１２の形状
の異方性が依然として十分には確保されなかった。
タ１２が呈するのを防止し切れず、トレンチ１２の形状
の異方性が依然として十分には確保されなかった。
また上述の第２の方法でも、エツチングマスクのテーパ
部直下の薄膜が侵食され、チー、パ部に衝突した活性種
がこの侵食部へ入り込んでしまう状態になれば、被加工
層の侵食が防止、抑制されるとしても、その状態に至る
までの間は、薄膜よりも被加工層の方がエツチング速度
が速いこともあって、薄膜で２次散乱等をされた活性種
が被加工層へ斜めに入射する。
部直下の薄膜が侵食され、チー、パ部に衝突した活性種
がこの侵食部へ入り込んでしまう状態になれば、被加工
層の侵食が防止、抑制されるとしても、その状態に至る
までの間は、薄膜よりも被加工層の方がエツチング速度
が速いこともあって、薄膜で２次散乱等をされた活性種
が被加工層へ斜めに入射する。
従って、この第２の方法でも、トレンチ１２の形状の異
方性を十分には確保することができなかった。
方性を十分には確保することができなかった。
請求項１のエツチング方法では、断面が庇状のエツチン
グマスク２２を半導体基体１１上に形成し、前記エツチ
ングマスク２２を用いて前記半導体基体１１を異方性エ
ツチングする様にしている。
グマスク２２を半導体基体１１上に形成し、前記エツチ
ングマスク２２を用いて前記半導体基体１１を異方性エ
ツチングする様にしている。
請求項２のエツチング方法では、前記半導体基体１１に
対してエツチングの選択性を有している第１の層１３と
この第１の層１３に対してアンダカットされている第２
の層２１とで前記工・ノチングマスク２２を形成する様
にしている。
対してエツチングの選択性を有している第１の層１３と
この第１の層１３に対してアンダカットされている第２
の層２１とで前記工・ノチングマスク２２を形成する様
にしている。
請求項１のエツチング方法では、エツチングマスク２２
の断面が庇状であるので、エツチングマスク２２の開口
１４近傍で散乱されて庇の下部へ入り込んだエツチング
粒子１５が更に散乱されて半導体基体１１をエツチング
するということが少ない。
の断面が庇状であるので、エツチングマスク２２の開口
１４近傍で散乱されて庇の下部へ入り込んだエツチング
粒子１５が更に散乱されて半導体基体１１をエツチング
するということが少ない。
請求項２のエツチング方法では、第１の層１３に対する
第２の層２１のアンダカットによって断面が庇状のエツ
チングマスク２２を形成しているので、この様なエツチ
ングマスク２２を容易に形成することができる。
第２の層２１のアンダカットによって断面が庇状のエツ
チングマスク２２を形成しているので、この様なエツチ
ングマスク２２を容易に形成することができる。
以下、シリコントレンチエツチングに適用した本願の発
明の一実施例を、第１図を参照しながら説明する。
明の一実施例を、第１図を参照しながら説明する。
本実施例では、第１Ａ図に示す様に、Ｓｉ基体ｌｌ上に
厚さ１．０ μｍの多結晶Ｓｉ膜２１と厚さ１．０μｍ
の５ｉ０１膜１３とを順次に堆積させてバターニングし
た後、Ｓｉｎ、膜１３に対するＲＩＥで開口１４を形成
し、この状態のＳｉｎｇ膜１３膜下３のマスク層とする
。
厚さ１．０ μｍの多結晶Ｓｉ膜２１と厚さ１．０μｍ
の５ｉ０１膜１３とを順次に堆積させてバターニングし
た後、Ｓｉｎ、膜１３に対するＲＩＥで開口１４を形成
し、この状態のＳｉｎｇ膜１３膜下３のマスク層とする
。
次に、トレンチエツチング用のチェンバと同一のチェン
バ内で、ＳＦ４やＮＦ、等を用いて多結晶Ｓｉ膜２１に
対するエツチングを行う。すると、Ｆラジカルの反応で
等方性エツチングが起こり、第１Ｂ図に示す様に多結晶
Ｓｉ膜２１がアンダカットされる。
バ内で、ＳＦ４やＮＦ、等を用いて多結晶Ｓｉ膜２１に
対するエツチングを行う。すると、Ｆラジカルの反応で
等方性エツチングが起こり、第１Ｂ図に示す様に多結晶
Ｓｉ膜２１がアンダカットされる。
本実施例では、この状態の多結晶Ｓｉ膜２１を第２のマ
スク層とし、ＳｉＯ□膜１３膜条３晶Ｓｉ膜２１との２
層をエツチングマスク２２とする。従ってこのエツチン
グマスク２２は、断面が庇状を成している。
スク層とし、ＳｉＯ□膜１３膜条３晶Ｓｉ膜２１との２
層をエツチングマスク２２とする。従ってこのエツチン
グマスク２２は、断面が庇状を成している。
次に、エツチングマスク２２を用い、５ｉＣＪ！＊／Ｎ
２やＣ１ｄＮ！等のガスでシリコントレンチエツチング
を行う０本実施例でも、この際、第１Ｃ図に示す様にＳ
ｉＯ□膜１３膜条３パ部１３ａが形成され、このテーパ
部１３ａに衝突した活性種１５がＳｉｎｇ膜１３膜下３
へ斜めに入射する。
２やＣ１ｄＮ！等のガスでシリコントレンチエツチング
を行う０本実施例でも、この際、第１Ｃ図に示す様にＳ
ｉＯ□膜１３膜条３パ部１３ａが形成され、このテーパ
部１３ａに衝突した活性種１５がＳｉｎｇ膜１３膜下３
へ斜めに入射する。
しかし本実施例では、ｓｔｏ、ｇ １３の下に配してい
る多結晶Ｓｉ膜２１を予めアンダカットしであるので、
ＳｉＯ□ｗＡ１３の下方へ斜めに入射する活性種１５は
このアンダカット部へ入り込む。
る多結晶Ｓｉ膜２１を予めアンダカットしであるので、
ＳｉＯ□ｗＡ１３の下方へ斜めに入射する活性種１５は
このアンダカット部へ入り込む。
このため、このアンダカット部で２次散乱や３次散乱等
をされた活性種１５がアンダカット部から抜は出してＳ
ｉ基体１１へ斜めに入射することは非常に稀である。つ
まり、Ｓｉ基体１１へ入射する活性種１５の大部分は、
開口１４を通って垂直に近い角度でＳｉ基体１１へ入射
する活性種１５である。
をされた活性種１５がアンダカット部から抜は出してＳ
ｉ基体１１へ斜めに入射することは非常に稀である。つ
まり、Ｓｉ基体１１へ入射する活性種１５の大部分は、
開口１４を通って垂直に近い角度でＳｉ基体１１へ入射
する活性種１５である。
従って、５ｉＯｔ膜１３と多結晶Ｓｉ膜２１とを除去す
れば、第１Ｄ図に示す様に、形状の異方性が非常に高い
トレンチ１２がＳｉ基体１１に形成されている。
れば、第１Ｄ図に示す様に、形状の異方性が非常に高い
トレンチ１２がＳｉ基体１１に形成されている。
なお、本実施例では多結晶Ｓｉ膜２１を第２のマスク層
としたが、プラズマＳｔ 、 Ｎ 、や＾１等の様にＳ
ｉｎｇ膜１３膜下３てアンダカットを形成できるもので
あれば何でもよく、またアンダカット形成方法もドライ
エツチングに限られない。
としたが、プラズマＳｔ 、 Ｎ 、や＾１等の様にＳ
ｉｎｇ膜１３膜下３てアンダカットを形成できるもので
あれば何でもよく、またアンダカット形成方法もドライ
エツチングに限られない。
請求項１のエツチング方法では、エツチングマスクの開
口近傍で散乱されて庇の下部へ入り込んだエツチング粒
子が更に散乱されて半導体基体をエツチングするという
ことが少ないので、異方性の高いエツチングを半導体基
体に対して行うことができる。
口近傍で散乱されて庇の下部へ入り込んだエツチング粒
子が更に散乱されて半導体基体をエツチングするという
ことが少ないので、異方性の高いエツチングを半導体基
体に対して行うことができる。
請求項２のエツチング方法では、断面が庇状のエツチン
グマスクを容易に形成することができるので、異方性の
高いエツチングを半導体基体に対して容易に行うことが
できる。
グマスクを容易に形成することができるので、異方性の
高いエツチングを半導体基体に対して容易に行うことが
できる。
第１図は本願の発明の一実施例を順次に示す側断面図、
第２図は本願の発明の一従来例を示す側断面図である。 なお図面に用いた符号において、 １１−・−・・・・・−・・−・・−・Ｓｉ基体１３−
・−・−・−・・−・・−・ＳｉＯ□膜１４−・−・・
・−・・−・−・・−・開口１５・・・・・−・−・・
・・・・−活性種２１・−・・・・・・−・・・・−・
−多結晶Ｓｉ膜２２・−・−・・・・・・−・−−−−
−・・エツチングマスクである。
第２図は本願の発明の一従来例を示す側断面図である。 なお図面に用いた符号において、 １１−・−・・・・・−・・−・・−・Ｓｉ基体１３−
・−・−・−・・−・・−・ＳｉＯ□膜１４−・−・・
・−・・−・−・・−・開口１５・・・・・−・−・・
・・・・−活性種２１・−・・・・・・−・・・・−・
−多結晶Ｓｉ膜２２・−・−・・・・・・−・−−−−
−・・エツチングマスクである。
Claims (1)
- 【特許請求の範囲】 １、断面が庇状のエッチングマスクを半導体基体上に形
成し、 前記エッチングマスクを用いて前記半導体基体を異方性
エッチングするエッチング方法。 ２、前記半導体基体に対してエッチングの選択性を有し
ている第１の層とこの第１の層に対してアンダカットさ
れている第２の層とで前記エッチングマスクを形成する
請求項１記載のエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4313488A JPH01216536A (ja) | 1988-02-25 | 1988-02-25 | エツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4313488A JPH01216536A (ja) | 1988-02-25 | 1988-02-25 | エツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01216536A true JPH01216536A (ja) | 1989-08-30 |
Family
ID=12655376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4313488A Pending JPH01216536A (ja) | 1988-02-25 | 1988-02-25 | エツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01216536A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006228846A (ja) * | 2005-02-16 | 2006-08-31 | Tokyo Electron Ltd | エッチング方法、エッチング方法を実行するための制御プログラム、制御プログラム記憶媒体及び処理装置 |
-
1988
- 1988-02-25 JP JP4313488A patent/JPH01216536A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006228846A (ja) * | 2005-02-16 | 2006-08-31 | Tokyo Electron Ltd | エッチング方法、エッチング方法を実行するための制御プログラム、制御プログラム記憶媒体及び処理装置 |
| JP4515278B2 (ja) * | 2005-02-16 | 2010-07-28 | 東京エレクトロン株式会社 | エッチング方法、エッチング方法を実行するための制御プログラム、制御プログラム記憶媒体及び処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6017826A (en) | Chlorine containing plasma etch method with enhanced sidewall passivation and attenuated microloading effect | |
| US6780337B2 (en) | Method for trench etching | |
| US5872063A (en) | Self-aligned contact structures using high selectivity etching | |
| US4289574A (en) | Process for patterning metal connections on a semiconductor structure by using an aluminum oxide etch resistant layer | |
| JP3274192B2 (ja) | 基板内にトレンチ構造を形成する方法 | |
| US4915779A (en) | Residue-free plasma etch of high temperature AlCu | |
| JPH07235590A (ja) | 半導体装置の製造方法 | |
| JPH01216536A (ja) | エツチング方法 | |
| JP2003151954A5 (ja) | ||
| US6723250B1 (en) | Method of producing structured wafers | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| US6579792B2 (en) | Method of manufacturing a semiconductor device | |
| US6806200B2 (en) | Method of improving etch uniformity in deep silicon etching | |
| JP2000150415A (ja) | 半導体装置のコンタクト形成方法 | |
| JPS6161423A (ja) | ドライエツチング方法 | |
| CN105529250B (zh) | 高能离子注入方法及半导体结构 | |
| US7205243B2 (en) | Process for producing a mask on a substrate | |
| KR960003755B1 (ko) | 역 경사 단차에서의 잔류물 제거 방법 | |
| JPH0122731B2 (ja) | ||
| KR920005300A (ko) | 다면구조 금속배선 형성방법 | |
| JPH11220114A (ja) | 半導体装置の製造方法 | |
| JPH0745551A (ja) | コンタクトホールの形成方法 | |
| JP2973439B2 (ja) | 基体のエッチング方法 | |
| TWI514582B (zh) | 半導體裝置及其製造方法 | |
| JPH01248523A (ja) | 半導体装置の製造方法 |