JPH0121573Y2 - - Google Patents
Info
- Publication number
- JPH0121573Y2 JPH0121573Y2 JP1981138990U JP13899081U JPH0121573Y2 JP H0121573 Y2 JPH0121573 Y2 JP H0121573Y2 JP 1981138990 U JP1981138990 U JP 1981138990U JP 13899081 U JP13899081 U JP 13899081U JP H0121573 Y2 JPH0121573 Y2 JP H0121573Y2
- Authority
- JP
- Japan
- Prior art keywords
- board
- printed circuit
- circuit board
- blank
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 239000011889 copper foil Substances 0.000 claims description 5
- 238000012360 testing method Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Description
【考案の詳細な説明】
本考案は電子機器に採用されている分割方式プ
リント基板の改善に関するものである。
リント基板の改善に関するものである。
プリント基板の組立配線完了までには、部品準
備、部品挿入、リードカツト、はんだ付け及び洗
浄と多くの工程を要し、この各工程毎に準備、運
搬及び収納等の間接作業がプリント基板一枚単位
で発生している。この組立工程の作業性を向上さ
せ、また間接工数を低減させるため、独立してい
る個々のプリント基板を複数枚集めて一枚の集約
して、直列であつた作業を並列作業可能としたの
が分割プリント基板である。
備、部品挿入、リードカツト、はんだ付け及び洗
浄と多くの工程を要し、この各工程毎に準備、運
搬及び収納等の間接作業がプリント基板一枚単位
で発生している。この組立工程の作業性を向上さ
せ、また間接工数を低減させるため、独立してい
る個々のプリント基板を複数枚集めて一枚の集約
して、直列であつた作業を並列作業可能としたの
が分割プリント基板である。
しかし、従来の分割プリント基板は第１図イの
例に示す通り、子基板１と他の子基板２及び余白
基板（通常捨て基板）３が単に物理的に一枚とな
つており、組立配線完了後はミシン目４を割つ
て、余白基板を捨てているので、動作確認及び試
験のため、第１図ロに示す接触ピン方式のチエツ
ク治具５を準備する場合、子基板１及び他の子基
板２の各々に電源、アース及び共通信号を供給さ
せる必要があり、繁雑となるので、一般には分割
後子基板単位で試験していた。従つて分割プリン
ト基板方式の効果は、組立配線工程完了までであ
り、試験工程では生かされてない。
例に示す通り、子基板１と他の子基板２及び余白
基板（通常捨て基板）３が単に物理的に一枚とな
つており、組立配線完了後はミシン目４を割つ
て、余白基板を捨てているので、動作確認及び試
験のため、第１図ロに示す接触ピン方式のチエツ
ク治具５を準備する場合、子基板１及び他の子基
板２の各々に電源、アース及び共通信号を供給さ
せる必要があり、繁雑となるので、一般には分割
後子基板単位で試験していた。従つて分割プリン
ト基板方式の効果は、組立配線工程完了までであ
り、試験工程では生かされてない。
本考案は余白基板を利用して、独立している子
基板同志の共通ラインを銅箔又はジヤンパ線で接
続し、見掛上一系統のプリント基板とすることを
特徴とし、その目的は分割プリント基板方式の効
果を試験工程でも活用し、試験設備の簡素化と試
験作業の効率を向上させるものである。
基板同志の共通ラインを銅箔又はジヤンパ線で接
続し、見掛上一系統のプリント基板とすることを
特徴とし、その目的は分割プリント基板方式の効
果を試験工程でも活用し、試験設備の簡素化と試
験作業の効率を向上させるものである。
以下第２図によつて本考案の実施例について説
明する。子基板１と、他の子基板２は、いずれも
TTL回路の基板であり、＋5V電源ライン６と、
GNDアースライン７は共通するので、余白基板
３を利用して各々銅箔により接続している。試験
工程で、子基板１に供給した＋5V，GND信号
は、同時に子基板２にも供給されるので動作確認
及び試験作業が同時に実施可能となる。試験終了
後ミシン目４を切断して、余白基板３を捨てる。
第３図は本考案の他の実施例を示す。子基板８は
デイジタルデータ出力基板であり、そのデイジタ
ル出力をデイジタル／アナログ変換器の子基板９
の入力に、余白基板３を利用してジヤンパ線１０
と銅箔１１を通して接続したことにより、独立し
た子基板８，９は系統的に一体となつている。試
験設備にこの入出力接続は不要なので設備は簡素
となり、接触ピン方式の治具を用いる場合ピン数
が軽減されるので、接触不良、断線等のトラブル
も減つて試験作業の効率を向上することができ
る。試験終了後は、ミシン目４とジヤンパ線１０
を切断し、余白基板３を捨てる。
明する。子基板１と、他の子基板２は、いずれも
TTL回路の基板であり、＋5V電源ライン６と、
GNDアースライン７は共通するので、余白基板
３を利用して各々銅箔により接続している。試験
工程で、子基板１に供給した＋5V，GND信号
は、同時に子基板２にも供給されるので動作確認
及び試験作業が同時に実施可能となる。試験終了
後ミシン目４を切断して、余白基板３を捨てる。
第３図は本考案の他の実施例を示す。子基板８は
デイジタルデータ出力基板であり、そのデイジタ
ル出力をデイジタル／アナログ変換器の子基板９
の入力に、余白基板３を利用してジヤンパ線１０
と銅箔１１を通して接続したことにより、独立し
た子基板８，９は系統的に一体となつている。試
験設備にこの入出力接続は不要なので設備は簡素
となり、接触ピン方式の治具を用いる場合ピン数
が軽減されるので、接触不良、断線等のトラブル
も減つて試験作業の効率を向上することができ
る。試験終了後は、ミシン目４とジヤンパ線１０
を切断し、余白基板３を捨てる。
以上説明したごとく本考案によれば、組立配線
作業完了後の分割プリント基板は、単体試験工程
完了まで分割しないので、分割プリント基板方式
の効果が拡張されて、試験設備の簡素化と試験作
業の効率向上が図れる。
作業完了後の分割プリント基板は、単体試験工程
完了まで分割しないので、分割プリント基板方式
の効果が拡張されて、試験設備の簡素化と試験作
業の効率向上が図れる。
第１図は、従来例を示し、イは分割プリント基
板の平面図、ロはチエツク治具の側面図、第２図
及び第３図は、本考案の実施例による分割プリン
ト基板の平面図である。 １：子基板、２：他の子基板、３：余白基板、
４：ミシン目、５：接触ピン方式チエツク治具、
６，７，１１：接続銅箔、８：デイジタルデータ
出力子基板、９：デイジタル／アナログ変換子基
板、１０：ジヤンパ線。
板の平面図、ロはチエツク治具の側面図、第２図
及び第３図は、本考案の実施例による分割プリン
ト基板の平面図である。 １：子基板、２：他の子基板、３：余白基板、
４：ミシン目、５：接触ピン方式チエツク治具、
６，７，１１：接続銅箔、８：デイジタルデータ
出力子基板、９：デイジタル／アナログ変換子基
板、１０：ジヤンパ線。
Claims (1)
- 複数の子基板と余白基板とで構成された分割プ
リント基板において、前記子基板間で共通な電源
ライン、アースライン、信号ラインを、それぞれ
前記余白基板を介した銅箔、ジヤンパ線で接続
し、見掛上一系統のプリント基板としたことを特
徴とする分割プリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13899081U JPS5844865U (ja) | 1981-09-21 | 1981-09-21 | 分割プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13899081U JPS5844865U (ja) | 1981-09-21 | 1981-09-21 | 分割プリント基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5844865U JPS5844865U (ja) | 1983-03-25 |
| JPH0121573Y2 true JPH0121573Y2 (ja) | 1989-06-27 |
Family
ID=29932195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13899081U Granted JPS5844865U (ja) | 1981-09-21 | 1981-09-21 | 分割プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5844865U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995018522A1 (fr) * | 1993-12-24 | 1995-07-06 | Ibiden Co., Ltd. | Carte a circuits imprimes |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61173277U (ja) * | 1985-04-18 | 1986-10-28 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55146997A (en) * | 1979-05-04 | 1980-11-15 | Oki Electric Ind Co Ltd | Method of fabricating integral package |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5066153U (ja) * | 1973-10-18 | 1975-06-14 |
-
1981
- 1981-09-21 JP JP13899081U patent/JPS5844865U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55146997A (en) * | 1979-05-04 | 1980-11-15 | Oki Electric Ind Co Ltd | Method of fabricating integral package |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995018522A1 (fr) * | 1993-12-24 | 1995-07-06 | Ibiden Co., Ltd. | Carte a circuits imprimes |
| US5956237A (en) * | 1993-12-24 | 1999-09-21 | Ibiden Co., Ltd. | Primary printed wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5844865U (ja) | 1983-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0121573Y2 (ja) | ||
| JPS6388770A (ja) | 入出力ユニツトの端子台 | |
| JPS5833656Y2 (ja) | コネクタ | |
| JPS605224U (ja) | 一体化電線結合器 | |
| JP2618577B2 (ja) | 三次元構造電子部品の製造方法 | |
| JPS6015359Y2 (ja) | 信号接続装置 | |
| JPS63148580A (ja) | 入出力コネクタ分離型プリント基板 | |
| JPS5920660U (ja) | 両面プリント基板 | |
| JPS6124672U (ja) | プリント配線基板の検査装置 | |
| JPS60185378A (ja) | 印刷配線板用接続端子 | |
| JPS59111082U (ja) | 回路ユニツト | |
| JPS5958888A (ja) | 印刷ユニツトにおけるジヤンパ配線方法 | |
| JPS59163887A (ja) | プリント板パタ−ン配線方法 | |
| JPS6178195A (ja) | 配線基板の接続部 | |
| JPS586281U (ja) | プリント配線板 | |
| JPS5860960U (ja) | 複合プリント配線基板 | |
| JPS63236393A (ja) | プリント基板のパタ−ン形成方法 | |
| JPS58123648U (ja) | 情報処理システムにおけるル−プライン切替器 | |
| JPS5957870U (ja) | 配線板用接続具 | |
| JPS63104395A (ja) | プリント基板 | |
| JPS61773U (ja) | コネクタ付フラツトケ−ブル | |
| JPS60181069U (ja) | 基板結合用ハイブリツドｉｃ | |
| JPS59152761U (ja) | 回路基板相互の配線パタ−ン接続構造 | |
| JPS58158472U (ja) | プリント基板 | |
| JPS6120078U (ja) | プリント配線板 |