JPH01206777A - 映像信号処理システムのマルチプロセッサ結合装置 - Google Patents

映像信号処理システムのマルチプロセッサ結合装置

Info

Publication number
JPH01206777A
JPH01206777A JP63030391A JP3039188A JPH01206777A JP H01206777 A JPH01206777 A JP H01206777A JP 63030391 A JP63030391 A JP 63030391A JP 3039188 A JP3039188 A JP 3039188A JP H01206777 A JPH01206777 A JP H01206777A
Authority
JP
Japan
Prior art keywords
arithmetic processing
section
signal
unit
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63030391A
Other languages
English (en)
Other versions
JP2603982B2 (ja
Inventor
Kazumasa Enami
榎並 和雅
Nobuyuki Yagi
伸行 八木
Ryoichi Yajima
矢島 亮一
Kiyomasa Kanai
金井 清昌
Shigemi Mikami
三上 繁実
Nobuyuki Sasaki
信之 佐々木
Koji Hoshino
浩二 星野
Kazuhiro Harukawa
和弘 春川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Japan Broadcasting Corp
Original Assignee
Toshiba Corp
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Toshiba Corp
Priority to JP63030391A priority Critical patent/JP2603982B2/ja
Priority to KR1019890001283A priority patent/KR920001287B1/ko
Priority to US07/308,306 priority patent/US4991019A/en
Publication of JPH01206777A publication Critical patent/JPH01206777A/ja
Application granted granted Critical
Publication of JP2603982B2 publication Critical patent/JP2603982B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Image Processing (AREA)
  • Studio Circuits (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、例えば放送局などの放送信号処理設備に用
いられるデジタル映像信号処理システムにおいて、複数
のマルチプロセッサを結合するのに適した映像信号処理
システムのマルチプロセッサ結合装置に関する。
(従来の技術) 一般に、デジタル映像信号処理システムでは、映像信号
の処理目的に応じて個々に処理ユニットが作成されてい
る。
映像信号の処理目的としては、 A1画質補正・・・γ補正1色補正、ノイズリデュース B、映像効果・・・ディゾルブ、スーパー、ワイプ。
画像縮小、拡大2回転、クロマキー C1映像処理・・・輝度色分離 などが有る。
従来は、上記の信号処理を行なうのにそれぞれ専用のユ
ニットを作成し、1つの特定の処理に特定のユニットを
対応させている。このため、特定処理の種類が多くなれ
ばなる程ユニット数も多く成り、装置全体としては大樹
りなものとなる。これにともない、装置の設計、保守、
ユニットの組合わせによる処理機能の構築には多大の労
力を必要としている。
(発明が解決しようとする課題) 上記のように、従来の装置では、設計、保守。
ユニットの組合わせなどに多大の労力を必要としており
、この点の改善が望まれている。特に、独立したユニッ
トを組合わぜる場合、その配線作業に労力を有し、また
−度配線を行なうとそのユニットを他の目的の信号処理
のために使用することはほとんど不可能である。
さらに、複数のマルチプロセッサ(演算処理部)を利用
して各プロセッサに信号処理を分担させる場合、特定の
プロセラセッサからの演算結果を待って他のプロセラセ
ッサの演算か行われる場合がある。このような場合は、
演算結果(フラッグ)を伝達するためのラインが必要と
なる。しかしこのために、プロセッサを画一化して各プ
ロセッサにフラッグ専用のラインを設けることは、使用
しないラインか生じた場合は無駄になる。またフラッグ
を他のプロセッサに送ると、他のプロセッサではそのフ
ラッグ内容を判断するための制御回路が必要となる。
そこでこの発明は、映像信号の処理目的に応じて物理的
な接続作業を要せず、プログラマブルに自由に対応でき
、極めて融通性があり、また複数の演算処理部間に余分
なラインを不要とし、各マルチプロセッサを画一化する
のに有効な映像信号処理システムのマルチプロセッサ結
合装置を提供することを目的とする。
[発明の構成] (課題を解決するための手段) この発明では、複数の映像入力を受けてプログラムに従
って該入力を演算処理し、その結果を導出するプログラ
マブル演算処理部を複数有する。
この複数のプログラマブル演算処理部の出力と。
外部からの複数の映像入力を受けて、この入力をプログ
ラマブルに前記複数のプログラマブル演算処理部に供給
するとともに、いずれかの入力を出力するネットワーク
部とを有し、前記複数のプログラマブル演算処理部の接
続形態および該演算処理部の処理形態を自在に設定でき
るようにする。
かつ演算処理部には、演算部のフラッグで少なくとも2
つのレジスタ出力を切換え導出する切換え部を設ける。
この切換え部の出力はネットワーク部を通じて他の演算
処理部の通常の演算要素として利用できるように構成す
るものである。
(作用) 上記の手段により、プログラマブル演算処理部の処理内
容(例えば掛算、加算、比較など)を設定することによ
り、各種の映像信号処理機能を持たせることができ、し
かも複数のプログラマブル演算処理部の接続順序や形態
を設定できるので総合的には、複数の映像信号処理機能
を通った最終出力映像信号を得ることができる。そして
、演算処理部には、フラッグによりレジスタ出力を切換
えて導出する手段を設けており、レジスタ出力がそのま
ま演算処理部人力として用いられるので、各演算処理部
を画一化するのに有効であり、フラッグ伝送路及び判断
機能をあらたに設ける必要かなく効率的な使用が可能で
ある。
(実施例) 以下、この発明の実施例を図面を参照して説明する。
第1図(a)はこの発明の一実施例による基本構成であ
り、同図(b)はこの発明の使用例であり例えば、スー
パ表示を行なうための映像合成部の構築例であるる。こ
の発明に係わる映像信号処理システムは、第2図に示す
ように構成され、第2図における1つの演算処理部は、
第3図に示すように構成されている。
第1図において、演算部33には、例えば2つの映像信
号A2.B2が入力される。この映像信号の形式は第2
図において説明する。演算部33は、2つの映像信号A
2、B2の大小を比較し、その比較結果をフラッグとし
て出力する。フラゾグは、切換え部34の制御端に供給
される。切換え部34は、フラッグの内容に応じてレジ
スタ42.43のいずれかのデータを選択して導出する
第1図(b)に示すように上記演算部33、切換え部3
4及びレジスタ42.43は、1つの演算処理部21 
(01)に集積化されている(第2図。
第3図で詳述する)もので、切換え部34の出力はこの
演算処理部21(吋)の出力として導出され、ネットワ
ーク部20(第2図、第3図で説明)を介して、同様な
演算処理部21 (02)、21 (03)に供給され
る。演算処理部21 (02)、21 (03)は、そ
のプログラマブル切換えにより乗算器として作用する。
つまり演算処理部21 (02)は、演算処理部21 
(01)からのレジスタ出力と映像信号A2を乗算し、
演算処理部21 (03)は演算処理部21 (01)
からのレジスタ出力と映像信号B2を乗算する。但し、
演算処理部21 (03)は、演算処理部21 (01
)からのレジスタ出力を反転して乗算処理を行なってい
る。
このように構築することにより、例えば入力映像信号A
2に入力映像信号B2としてあたえられる文字の信号を
スーパー表示しようとすると、レジスタ42と43とに
は、文字を挿入する場合とそうでない場合との各映像信
号の利得制御データを格納しておけばよい。
文字を挿入するタイミングでは、文字信号のレベルが大
きいためにフラッグが“1”となる。これによりレジス
タ42の乗数が選択されて、演算処理部21 (02)
と21 (03)に通常の入力と同様に供給される。演
算処理部21 (02)では乗数により映像信号Aのレ
ベルが低減され、演算処理部21 (03)では乗数が
反転されて演算部に与えられるために、文字信号は強調
される。文字挿入期間が過ぎるとフラッグが“0”にな
るので、レジスタ43の出力が各演算処理部21 (0
2)と21 (03)に入力され、今度は映像信号A2
のみが所定のレベルに制御されて出力される。演算処理
部21 (02)と21 (03)の出力は、やはりネ
ットワーク部20を通じて演算処理部21 (04)の
2人力となる。
上記のように本実施例では、ある演算処理部のフラッグ
を次の演算処理部に送るのでは無く、フラッグによりデ
ータそのものを選択して次の演算処理部に送るようにし
ている。従って、演算処理部は全て2人力1出力の構成
でよく画一化が可能である。また次の演算処理部でわざ
わざフラッグ内容を判断する必要もない。
上記の説明では、文字信号挿入処理を示したが、フラッ
グを利用することなく、とにかく2つの映像信号A2.
B2が入力したときはレジスタの内容を交互に時間的に
可変すれば、ディゾルブなどの映像効果を持たせること
もできる。
第2図は、上記のネットワーク部20を示した実施例で
ある。
ネットワーク部20には、17ビツトの2つの外部映像
信号AI、Blを入力することができる。
この他にも17ビツトの入力部が用意され、全体で32
ある。
ネットワーク部20は、複数(例えば48系統)の17
ビツト出力部を有し、例えば第17番目から第48番目
の出力部を2組づつまとめ各組をプログラマブル演算処
理部21(吋)〜21 (1B)にそれぞれ接続してい
る。プログラマブル演算処理部21(吋)〜21 (1
B)の各出力はそれぞれネットワーク部20の例えば第
17番目から第32番目までの入力部に接続されている
。ネットワーク部20には、最終的な映像出力を得るた
めの出力部が設けられている。出力部は複数(例えば第
1番目から第16番目まで)設けられ、次段の同様なネ
ットワーク部に接続することができる。
22はメイン制御部であり、ネットワーク部20、演算
処理部21 (01)〜21 (1B)の各制御部に対
して制御信号を与える。
上記のシステムで扱われる入力デジタル信号形式は、同
図(b)に示すように全体で17ビツトであり、その内
1ビットが同期信号情報として利用され、残りのビット
が映像信号データあるいは同期信号データである。同期
信号情報が、“1”のときは残りの16ビツトが同期信
号データであリ、0”のときは残りの16ビツトは映像
信号データである。
さらにネットワーク部20は、例えば9個のLSIが1
つのボードに設けられて構成され、]7ビツトの入力部
及び出力部は、それぞれ各LSIに2ビットつつ割当て
られ、1つのLSIへの配線接続を容易にしている。ま
たネットワーク部20には、ネットワーク制御部が内蔵
されておりメイン制御部22あるいは演算処理部からの
指令によりプログラマブルにその入力出力接続系統を切
換えることかできる。
第3図は、演算処理部の1つ、例えば21 (01)を
取出して示している。
ネットワーク部20は、その制御状態により、演算処理
部21 (01)に対して、前記外部映像信号A1、B
]あるいは、他の演算処理部から帰還された映像信号を
ペアでこの演算処理部21. (01)に供給すること
かでき、また一方の映像信号のみを供給することもでき
る。
演算処理部2 ]、 (01,)は、映像信号A2.B
2を受付ける2人力部を有し、各入力部は、同期分離部
31.A、31Bに接続されている。同期分離部3:1
.A、31Bで分離された同期信号は、ンーケンサ37
に入力され、演算処理部2 ]、 (01)の動作タイ
ミングを決めるための基準とされたり、映像信号A2.
B2の時間調整のために利用される。
同期分離部31A、31Bで分離された]6ビツI・の
映像データは、乗算部32及び演算部33に入力するこ
とができる。乗算部32では、2つの映像信号同士を乗
算したりあるいは片方の映像信号に定数や可変値を乗算
することかできる。演算部33では、2人力映像信号を
加算、減算あるいは比較処理したり、一方の映像信号に
対しである値を加算あるいは減算、更にはある値との比
較処理を行なうことができる。
乗算部32と演算部33で得られた出力は、さらに互い
の一方の入力に供給することができまた、切換え部34
にも供給される。
切換え部34は、いずれか一方の入力を選択して出力し
、その出力は同期側加部35を介して導−12= 出される。同期(1加部35では、同期信号のイ」加あ
るいは停止にを行なうことができる。
この演算処理部21 (01)には、更に同期信号処理
部36、アドレス発生部38が設けられている。
さらに外部のプログラムメモリに附随して、コントロー
ルメモリ4]も内蔵されている。コントロールメモリ4
]は、演算処理部2 ]、 (01,)内部の各データ
処理部がそれぞれ独自の分担処理を行なう場合に、全て
の命令をプログラムメモリからその都度読み出す必要か
ないように、各データ処理部の固有のプログラムを予め
格納することができるものである。
第4図は上記のシステムを用いて、映像信号の合成を行
なう場合の例を示している。この場合は、ネットワーク
部20は、演算処理部2 ]、 (01,)から21 
(03)の接続形態を図のように設定すれば外部映像信
号A1とB1とを加算合成した出力を得ることができる
。映像信号A1は演算処理部21、 (Of)の乗算器
に入力されα倍され、映像信号B1は演算処理部2 ]
、 (02)の乗算器に入力され(1−α)倍される。
各乗算器の出力は、演算処理部21. (03)に入力
され、演算器において加算処理されて導出される。
ネットワーク部20及び演算処理部21 (01)〜2
1 (1,8)はその処理目的に応して各種の形態に切
換え可能である。
第5図は、第2図に示したシステムを更に糾合わせるこ
とにより、実現できる処理機能をブロック的に示してい
る。この例は、1つの複合映像信号を処理部401で輝
度色分離し、その出力色信号と輝度信号とを次の処理部
402で7トリツクスし、R,G、B信号を導出する。
そして、RlG、B信号を処理部403でγ補正し、そ
の結果得られたR、G、B信号を逆マトリツクス処理す
る。さらにこのように得られた輝度信号と、色信号とを
処理部406でエンコードすることにより、複合映像信
号出力を得るものである。
第6図は、第2図のシステムを利用して色補正系統を実
現した例である。
入力輝度信号Y−と色信号C′とは、ネットワーク部2
0を通じて演算処理部21 (01)、21 (02)
、21 (03)に供給される。演算処理部21(吋)
、21 (02)、21 (03)ではマトリックス演
算か行われる。演算処理部21 (02)、21 (6
3)からはR′信号、B′信号が得られ、演算処理部2
1 (01)からはR′信号が得られ、さらにR′信号
はマトリックス演算のために演算処理部21 (04)
に供給される。ここで(B’ −Y’ )信号とマトリ
ックス処理され、その結果G′信号が得られる。G’ 
、R’ 、B’倍信号それぞれカラー補正を行なうため
に演算処理部21 (05)。
21 (O[i)、  21 (07)に入力される。
係数乗算などの処理が施されたG’ 、R’倍信号演算
処理部2 ]、 (08)、21 (09)を介して輝
度信号Yに変換される。さらに輝度信号Yは、演算処理
部21 (10)にてレベル調整されて出力される。ま
た、演算処理部21 (11,)と21 (1,2)と
ては、輝度信号とR信号、輝度信号YとB信号を用いて
それぞれ色差信号(R−Y)信号、(B−Y)信号が得
られる。
そして、演算処理部21 (13)〜21 (1B)で
は、色信号(R,−Y)信号と(B−Y)信号との配列
及び再度2色相調整が成され、フィルタ21 (17)
を介して導出される。このフィルタ21 (17)も基
本構造は演算処理部と同じである。
輝度信号Y′と色信号C′とは、同図(b)に示すよう
なデータ配列関係であり、色差信号(R’ −Y′)と
(B’ −Y’ ) は時間的にずれているので、初段
の演算処理部21 (02)と21 (03)とは1ク
ロツクの1周期おきに入力データを取込むことになる。
第7図は、上記の色補正系統を得るためにネットワーク
部20が切換えられた状態を示している。
第2図、第6図と同一部分には同じ符号を付している。
演算処理部の数が1つのユニットで不足する場合には、
同様な他のユニットが利用される。
本実施例では、ネットワーク部20 (02)を伴うユ
ニットが利用される。
このように、本システムは、ネットワーク部による演算
処理部の接続形態と、各演算処理部の処理機能をプログ
ラムすることにより総合的には各種の映像処理を自由に
行なわせることができる。
第5図に示したような機能を実現する場合には更に、複
数のネットワーク部を伴う演算処理部を組合わせて構築
することにより実現できるものである。このように処理
システムを実現するには、各演算処理部とネットワーク
部に組込まれている制御部にホスト制御部から、処理用
のプログラムを一度書込めばよい。処理目的が変わった
場合には、再度ホスト制御部から所定のプログラムを書
込むようにすれば自由に機能を変更することができ、そ
の時間も短時間ですむ。
[発明の効果] 以上説明したようにこの発明は、映像信号の処理目的に
応じて物理的な接続作業を要せず、プログラマブルに自
由に対応でき、極めて融通性のあるデジタル映像信号処
理システムを提供できる。
【図面の簡単な説明】
第1図はこの発明の一実施例の要部を示す構成説明図、
第2図(a)はこの発明を用いた装置の全体を示す構成
説明図、同図(b)は信号フォーマットを示す図、同図
(C)はネットワーク部を更に説明するために示した図
、第3図は第2図の演算処理部の構成を示すブロック図
、第4図は、この発明による信号処理形態の一例を示す
説明図、第5図はこの発明のシステムの使用例を示す機
能別ブロック図、第6図は更にこの発明の使用例におけ
る信号処理形態の例を示す説明図、第7図はネットワー
ク部における第6図の接続回路の接続形態を示す図であ
る。 20・・・ネットワーク部、21(吋)〜21 (17
)・・・演算処理部、22・・・メイン制御部、31A
。 31B・・・同期分離部、32・・・乗算部、33・・
・演算部、34・・・切換え部、35・・・同期付加部
、36・・・同期信号処理部、37・・・シーケンサ、
38・・・アドレス発生部。 出願人代理人 弁理士 鈴江武彦 第1 (b) 図 (a)

Claims (1)

    【特許請求の範囲】
  1. 複数の映像入力を受けてプログラムに従って該入力を演
    算処理し、その結果を導出する複数のプログラマブル演
    算処理部と、この複数のプログラマブル演算処理部の出
    力と、外部からの複数の映像入力を受けて、この入力を
    プログラマブルに前記複数のプログラマブル演算処理部
    に供給するとともに、いずれかの入力を出力するネット
    ワーク部と、前記プログラマブル演算処理部内に設けら
    れこの演算処理部の結果によるフラッグで少なくとも2
    つのレジスタ出力を切換えて導出する手段とを有し、こ
    の出力が該ネットワーク部を通じて他の演算処理部の入
    力データとして用いられるようにしたことを特徴とする
    映像処理システムのマルチプロセッサ結合装置。
JP63030391A 1988-02-12 1988-02-12 映像信号処理システムのマルチプロセッサ結合装置 Expired - Lifetime JP2603982B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63030391A JP2603982B2 (ja) 1988-02-12 1988-02-12 映像信号処理システムのマルチプロセッサ結合装置
KR1019890001283A KR920001287B1 (ko) 1988-02-12 1989-02-03 디지탈 영상신호 처리장치
US07/308,306 US4991019A (en) 1988-02-12 1989-02-09 Digital video signal processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63030391A JP2603982B2 (ja) 1988-02-12 1988-02-12 映像信号処理システムのマルチプロセッサ結合装置

Publications (2)

Publication Number Publication Date
JPH01206777A true JPH01206777A (ja) 1989-08-18
JP2603982B2 JP2603982B2 (ja) 1997-04-23

Family

ID=12302617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63030391A Expired - Lifetime JP2603982B2 (ja) 1988-02-12 1988-02-12 映像信号処理システムのマルチプロセッサ結合装置

Country Status (1)

Country Link
JP (1) JP2603982B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009508256A (ja) * 2005-09-13 2009-02-26 マイクロソフト コーポレーション ユーザインターフェースのアクティブコンテンツへの拡張可能視覚エフェクト

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6031364A (ja) * 1983-07-30 1985-02-18 Sony Corp ミキシング装置
JPS62253274A (ja) * 1986-03-28 1987-11-05 アムペックス コーポレーシヨン ビデオスイツチヤのためのデジタルエフエクトル−プ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6031364A (ja) * 1983-07-30 1985-02-18 Sony Corp ミキシング装置
JPS62253274A (ja) * 1986-03-28 1987-11-05 アムペックス コーポレーシヨン ビデオスイツチヤのためのデジタルエフエクトル−プ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009508256A (ja) * 2005-09-13 2009-02-26 マイクロソフト コーポレーション ユーザインターフェースのアクティブコンテンツへの拡張可能視覚エフェクト

Also Published As

Publication number Publication date
JP2603982B2 (ja) 1997-04-23

Similar Documents

Publication Publication Date Title
KR20020059840A (ko) 데이터 통신 시스템 및 방법, 컴퓨터 프로그램, 그리고기록 매체
US4916531A (en) Color video processing circuitry
US5935197A (en) Data processing circuit and method of operation performing arithmetic processing on data signals
JPS62213386A (ja) 映像信号結合装置
JPH01206777A (ja) 映像信号処理システムのマルチプロセッサ結合装置
US5835729A (en) Circuit to separate and combine color space component data of a video image
JPH03116352A (ja) ビデオ信号パイプラインバス
JPH0614203A (ja) マルチメディアに応用するためのビデオ制御回路
JPH01206778A (ja) デジタル映像信号処理システム
JPH01206781A (ja) 映像信号処理システムの信号分配装置
JP2597632B2 (ja) プロセッサシェイクハンド装置
JP2513772B2 (ja) デジタル信号の時間合せ装置
JPS5922136A (ja) デ−タ処理回路
JP2880724B2 (ja) 実時間データ処理回路の遅延合せ装置
JPH01236383A (ja) マルチプロセッサ制御装置
JP3204123B2 (ja) オーバレイ方式
KR0137635Y1 (ko) 롬을 이용한 감마보정회로
JP2599820B2 (ja) 画面表示装置
JPH0225895A (ja) ディスプレイ装置
JP2003348617A (ja) 色信号生成回路および方法並びに色信号合成回路
JPS6040031B2 (ja) 画像表示方式
JPH1118105A (ja) Osd回路
JPS61224673A (ja) 画像信号合成回路
JPH04229789A (ja) Cif変換回路
JPH0589262A (ja) プロセツサアドレス設定方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 12