KR20020059840A - 데이터 통신 시스템 및 방법, 컴퓨터 프로그램, 그리고기록 매체 - Google Patents

데이터 통신 시스템 및 방법, 컴퓨터 프로그램, 그리고기록 매체 Download PDF

Info

Publication number
KR20020059840A
KR20020059840A KR1020027007157A KR20027007157A KR20020059840A KR 20020059840 A KR20020059840 A KR 20020059840A KR 1020027007157 A KR1020027007157 A KR 1020027007157A KR 20027007157 A KR20027007157 A KR 20027007157A KR 20020059840 A KR20020059840 A KR 20020059840A
Authority
KR
South Korea
Prior art keywords
data
processing
register
image
serial data
Prior art date
Application number
KR1020027007157A
Other languages
English (en)
Inventor
에비하라히토시
Original Assignee
구타라기 켄
가부시키가이샤 소니 컴퓨터 엔터테인먼트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구타라기 켄, 가부시키가이샤 소니 컴퓨터 엔터테인먼트 filed Critical 구타라기 켄
Publication of KR20020059840A publication Critical patent/KR20020059840A/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/005General purpose rendering architectures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7864Architectures of general purpose stored program computers comprising a single central processing unit with memory on more than one IC chip
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Software Systems (AREA)
  • Image Processing (AREA)
  • Multi Processors (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 더욱 정교한 처리를 위해 두 개 또는 그 이상의 정보 처리 장치(GSM)들의 공조의 효율성을 향상시키는 데이터 통신 기술을 제안한다. 본 발명에 따라, 네 개의 GSM들(1), GSM들(1)로부터 공급된 데이터를 통합하는 서브 MG(3), 그리고 네 개의 서브 MG들(3)로부터 공급되는 데이터를 통합하는 메인 MG(200)가 있다. GSM(1)들로부터 공급된 데이터는 단위 길이당 레지스터에 병렬로 저장된다. 그후 레지스터에 저장된 데이터는 단위 길이당 직렬로 판독하여 직렬 데이터를 형성한다. 직렬 데이터가 수정된 데이터를 포함할 때, 수정된 데이터를 식별하기 위한 보조 데이터가 직렬 데이터의 소정 부위에 부가되어 메인 MG(200)에 공급된다. 반면, 메인 SYNC(300)로부터 각 GSM(1)으로 공급되는 병렬 데이터는 복사되고, 동일한 병렬 데이터의 사본들은 모든 GSM들(1)로 동시에 전달된다.

Description

데이터 통신 시스템 및 방법, 컴퓨터 프로그램, 그리고 기록 매체 { Data communication system and method, computer program, and recording medium }
컴퓨터들과 같은 프로세서들이 더욱 정교해짐에 따라, 그러한 컴퓨터들의 이용은 종래보다 더욱 정교해진 정보 처리를 위한 환경을 설정한다. 최근 전술한 프로세서들의 한 실시예로서, 동화상들의 대형 화면 표시를 위한 처리를 실행하기 위해, 둘 또는 그 이상의 영상 프로세서들의 공조 작업들에 대한 기대가 고조되고 있다.
그러나, 각 개개의 프로세서의 처리 능력에서의 증가는 영상 데이터, 동기 신호 및 다른 데이터의 전송이 서로 공조하는 프로세서들 사이에서 적절하게 수행되는 것을 제외하고는 처리 능력의 효과적인 이용을 주도할 수 없을 것이다. 동화상들의 대형 화면 표시를 위해 영상 프로세서들이 공조할 때, 그들 사이의 비정상 데이터 통신은 초당 영상 프레임들의 수가 감소하는 위험에 빠지게 하거나 또는 시스템 고장을 초래할 수 있다.
본 발명의 목적은 더욱 정교한 처리를 위한 둘 또는 그 이상의 프로세서들을이용하는데 적절한 데이터 통신이 실행 가능한 데이터 통신 시스템을 제공하는 것이다.
본 발명의 또 다른 목적은 공조 처리를 위해 둘 또는 그 이상의 프로세서들을 이용할 때 각 프로세서의 처리 능력의 최대 이용이 가능한 데이터 통신 방법을 제공하는 것이다.
본 발명은 더욱 정교한 정보 처리가 가능하도록 하기 위하여 둘 또는 그 이상의 프로세서들을 서로 공조시키는 데이터 통신 기술들에 관계된다.
도 1 은 본 발명의 한 실시형태에 따른 통합 영상 처리 장치의 블럭도이다.
도 2는 GSM의 기능 구성도이다.
도 3은 GSB들과 메인 MG 사이의 데이터 통신 형태를 보여주는 개념도이다.
도 4는 이용을 위한 상세한 데이터 통신 형태의 설명도이다.
도 5는 메인 SYNC로부터 각 GSM들로, V-SYNC와 트리거와 같은 데이터가 분배되는 경우를 예시하는 설명도이다.
도 6은 GSM에 의해 생성된 프레임 영상 데이터가 메인 MG에 송출될 때 실행되는 플로우차트이다.
도 7은 메인 SYNC가 GSM으로 V-SYNC와 같은 데이터를 분배할 때 실행되는 플로우차트이다.
본 발명에 따른 데이터 통신 시스템은 레지스터와 공조 처리를 위한 복수의 처리 장치들 사이에서 교환되는 데이터를 저장하는 레지스터; 및 레지스터에서의 데이터의 저장 및 판독을 제어하는 제어 수단을 포함한다. 제어 수단은 각각의 복수의 처리 장치들로부터 공급된 데이터를 레지스터에 병렬로 저장한다. 데이터를 레지스터로부터 단위 길이당 직렬로 판독하고, 직렬 데이터가 이전에 형성된 직렬 데이터로부터 수정된 데이터를 가질 때, 제어 수단은 수정된 데이터를 식별하기 위한 보조 데이터를 직렬 데이터의 소정 부위에 부가하고 직렬 데이터에 부가된 보조 데이터와 함께 직렬 데이터를 후단 처리 장치로 공급한다.
제어 수단은 레지스터에 저장된 단위 길이 데이터의 적어도 일부분이 수정된 시점에서 레지스터로부터 데이터를 단위 길이당 직렬로 판독하여 직렬 데이터를 형성하도록 배치될 것이다.
제어 수단은 후단 처리 장치로부터 각각의 처리 장치로 전송될 데이터를 레지스터에 병렬로 저장하고, 저장된 병렬 데이터의 사본들을 모든 처리 장치들로 동시에 전달한다.
본 발명에 따른 또 다른 데이터 통신 시스템은 공조 처리를 실행하기 위해 공조하는 N개의 처리 장치들(여기서, N은 1보다 큰 자연수)에 해당하는 작동들을 각각 조정하는 M개의 제 1 조정 수단(여기서, M은 1보다 큰 자연수); 및 M개의 조정 수단의 작동들을 조정하는 제 2 조정 수단을 포함한다.
M개의 제 1 조정 수단 각각은 N개의 처리 장치들로부터 공급된 단위 길이 데이터를 적어도 저장 가능한 제 1 레지스터를 포함하고, 제 2 조정 수단은 M개의 제 1 조정 수단으로부터 공급된 데이터를 적어도 저장 가능한 제 2 레지스터를 포함한다.
데이터는 각각의 레지스터들 안에 병렬로 저장되고 각각의 레지스터 안에 저장된 데이터는 직렬로 판독 되어 직렬 데이터를 형성한다. 직렬 데이터가 이전에 형성된 직렬 데이터로부터 수정된 데이터를 가질 때, 변경된 데이터를 식별하기 위한 보조 데이터가 적어도 제 1 레지스터로부터 판독된 직렬 데이터의 소정 부위에 부가된다.
전술된 다른 데이터 통신 시스템에서, 제 1 조정 수단 각각은 각각의 N개의 처리 장치들로 공급되는 단위 길이 데이터를 저장 가능한 제 1 레지스터를 포함하고, 제 2 조정 수단은 각각의 M개의 제 1 조정 수단으로 공급될 소정 크기의 데이터를 저장 가능한 제 2 레지스터를 포함한다. 제 2 레지스터에 저장된 데이터의 사본들은 제 1 레지스터들을 통해 모든 처리 장치들로 동시에 전달된다.
전술된 데이터 통신 시스템에서의 각 처리 장치들은 소정의 영상의 분할된 영상들에 대한 프레임 영상 데이터를 만들기 위해 다른 처리 장치들과 공조한다.더 구체적으로, 각각의 처리 장치들은 소정의 영상을 드로잉하기 위한 드로잉 처리 수단, 소정의 영상 표시 명령들에 기초하여 형상 처리를 수행하기 위한 복수의 형상 처리 수단, 및 드로잉 처리 수단과 형상 처리 수단 사이에 끼어 있는 영상 인터페이스를 포함하고, 그리고
드로잉 처리 수단은 각각의 형상 처리 수단에 대해 서로 내용면에서 다른 드로잉 배경들을 식별 정보와 함께 저장하기 위한 버퍼, 및 영상 인터페이스로부터의 드로잉 명령들의 입력에 반응하는 버퍼로부터 구체적인 드로잉 배경들을 판독하기 위한 수단을 포함하고,
각각의 형상 처리 수단이 영상 표시 명령들에 기초하여 독립적으로 형상 처리를 수행하고 형상 처리의 결과로서 얻어진 드로잉 배경의 식별 정보를 갖는 영상 이송 요청을 그것의 우선권을 나타내는 정보와 함께 영상 인터페이스로 송출하고,
영상 인터페이스가 우선권의 순서로 영상 이송 요청들을 수신하여 드로잉 처리 수단으로 드로잉 명령들을 순차적으로 입력한다.
"드로잉 배경" 은 영상을 드로잉하는데 필요한 소재를 표현하는 파라미터 또는 일련의 파라미터들을 가리킨다. 드로잉 배경을 구체화하는 것은 어떤 영상이 드로잉 될 것인지를 결정한다.
본 발명에 따른 데이터 통신 시스템은 레지스터와 공조 처리를 위한 복수의 처리 장치들 사이의 컴퓨터 네트워크를 통해 교환될 데이터를 저장하기 위해 컴퓨터 네트워크 상에 제공된 레지스터에서의 데이터의 저장과 판독을 제어하고, 시스템은, 처리 장치들 중 하나로부터 컴퓨터 네트워크를 통해 다른 처리 장치로 공급되는 데이터를 레지스터에 병렬로 저장하는 제 1 수단; 및 레지스터로부터 데이터를 단위 길이당 직렬로 판독하여 직렬 데이터를 형성하고, 또 직렬 데이터가 이전에 형성된 직렬 데이터로부터 수정된 데이터를 가질 때, 상기 수정된 데이터를 식별하기 위한 보조 데이터를 직렬 데이터의 소정 부위에 부가하고, 컴퓨터 네트워크를 통해 다른 처리 장치로 송출하는 제 2 수단을 포함한다.
레지스터는 복수의 처리 장치들 중 하나에 위치할 수 있다. 선택적으로, 데이터 통신 시스템 내부에 위치할 수도 있다.
덧붙여, 본 발명에 따르면, 공조 처리를 위한 복수의 처리 장치들과 처리 장치들의 후단에 위치한 후단 처리 장치 사이에서 데이터 통신들을 실행하는 데이터 통신 방법이 제공된다.
데이터 통신 방법은 처리 장치들로부터 공급된 단위 길이 데이터를 소정의 레지스터에 병렬로 저장하는 단계;
레지스터에 저장된 단위 길이 데이터를 직렬로 판독하여 직렬 데이터를 형성하고, 직렬 데이터가 이전에 형성된 직렬 데이터로부터 수정된 데이터를 가질 때, 수정된 데이터를 식별하기 위한 보조 데이터를 직렬 데이터의 소정 부위에 부가하여 후단 처리 장치로 송출하는 단계; 및
후단 처리 장치들로부터 처리 장치들로 전송된 데이터를 레지스터에 병렬로 저장하고, 저장된 병렬 데이터의 사본들을 모든 처리 장치들로 동시에 전달하는 단계를 포함한다. 직렬 데이터는 레지스터에 병렬로 저장된 단위 길이 데이터의 적어도 일부분이 이전에 형성된 직렬 데이터로부터 수정되는 시점에서 저장된 단위길이 데이터를 직렬로 판독함으로서 형성된다.
처리 장치들과 후단 처리 장치를 통신 기능들을 갖는 컴퓨터로써 구성되고, 레지스터는 컴퓨터들 중의 어느 하나에 제공되고, 모든 처리 장치들이 데이터가 컴퓨터 네트워크를 통해 교환되도록 컴퓨터 네트워크에 접속될 수 있도록 구성될 수 있다.
본 발명에 따른 컴퓨터 프로그램은 공조 처리를 위한 컴퓨터에 컴퓨터 네트워크를 통해 교환되는 데이터를 저장하기 위해서 컴퓨터 네트워크 상에 제공된 레지스터에서 데이터의 저장과 판독을 제어하는 기능이 제공된 컴퓨터를 데이터 통신시스템으로서 작동 시키기 위한 컴퓨터 프로그램에 있어서, 데이터 통신 시스템은 컴퓨터 네트워크를 통해 다른 컴퓨터들의 어느 것으로부터 다른 컴퓨터들의 또 다른 것으로 공급되는 데이터를 레지스터에 병렬로 저장하는 제 1 수단; 및 레지스터로부터 데이터를 단위 길이당 직렬로 판독하여 직렬 데이터를 형성하고, 또 직렬 데이터가 이전에 형성된 직렬 데이터로부터 수정된 데이터를 가질 때, 수정된 데이터를 식별하기 위한 보조 데이터를 직렬 데이터의 소정 부위에 부가하고 컴퓨터 네트워크를 통해 다른 처리 장치로 송출하는 제 2 수단을 포함한다. 앞서 말한 컴퓨터 프로그램이 이행되기 위해서 일반적으로 컴퓨터 판독이 가능한 기록 매체에 기록된다.
[제 1 실시형태]
본 발명에 따른 데이터 통신 시스템이 공조 처리를 실행하기 위해 서로 공조하는 둘 또는 그 이상의 영상 처리 장치들이 제공된 통합 영상 처리 장치에 적용되는 실시형태에 대해 첫번째로 설명될 것이다.
<전체 구조>
도 1은 이 실시형태에 따른 통합 영상 처리 장치의 전체 구조를 보여주는 블럭도이다. 통합 영상 처리 장치는 네 개의 영상 처리 장치들(100; 이하 "GSB" 라 한다), 각 GSB(100)의 후단에 위치하여 개개의 GSB들로부터의 출력 데이터를 통합할 통합 제공 또는 합병 장치(200; 이하 "메인 MG" 라 한다), 동기 신호(V-SYNC) 및 다른 작동 데이터를 각 GSB(100)로 공급하는 동기 회로(300; 이하 "메인 SYNC" 라 한다), 전체 시스템에서의 영상 처리 및 통신 과정들을 관리하고 제어하는 제어장치(400; 이하 "메인 CP" 라 한다), 및 모든 GSB들(100)을 서로 공조시키는 네트워크 제어 회로(이하 "메인 NET" 이라 한다)를 포함한다.
표시 장치(DP)는 통합 영상 처리 장치에서 영상 처리의 결과들이 그 위에 표시되도록 메인 MG(200)의 출력면에 접속된다. 메인 SYNC(300)로부터 뒤에 설명될 각 GSM(1)으로 개개의 데이터를 발송하는 시각은 메인 MG(200)에 의해 제어된다. 메인 MG(200), 외부 기억 장치(410) 및 메인 NET(500)은 메인 CP(400)에 접속된다.
각 GSB(100), 메인 MG(200), 메인 SYNC(300), 메인 CP(400) 및 메인 NET(500)은 프로세서와 메모리 같은 반도체 소자를 포함하는 전자 회로 또는 그것의 합병으로 각각 구성된다.
<GSB>
각 GSB(100)는 그것에 의해 수신된 영상 데이터 문자열에 대응하여 프레임 영상 데이터를 생성시키는 각각의 네 개의 정보 처리 장치들(1; 이하 "GSM" 이라 한다), GSM들(1)로부터 송출된 프레임 영상 데이터를 한 개의 프레임 영상 데이터로 합병하여 이것을 후단 처리 장치로 공급하는 합병 장치(이하 "서브 MG" 라고 한다), 동기 신호(V-SYNC)와 다른 작동 데이터를 각 GSM(1)으로 공급하는 동기 회로(이하 "서브 SYNC" 라고 한다), 각 GSM들(1)에서의 영상 처리 및 통신 과정들을 관리하고 제어하는 제어 장치(이하 "서브 CP" 라고 한다), 및 GSB와 GSB들 양쪽에서 모든 GSM들(1)을 서로 공조시키는 네트워크 제어 회로(이하 "서브 NET" 이라 한다)를 포함한다. 프레임 영상 데이터는 표시 장치(DP)가 그것의 스크린 위에 영상을 표시할 수 있게 한다. 프레임 영상 데이터는 프레임에서 RGB 좌표값, 프레임의 투명도를 나타내는 α값, 및 둘 또는 그 이상의 프레임들이 합병될 때 프레임이 어느 층에 해당하는가를 나타내는 Z값을 포함한다.
각 GSM(1)은 동기 회로(2; 이하 "SYNC-GSM" 이라고 한다)를 포함한다. SYNC-GSM(2)으로부터, 내부 작동 시각 신호와 같은 동기 신호가 내부 회로 소자로 공급된다.
서브 MG(3)와 메인 MG(200) 각각은 생산된 프레임 영상 데이터를 임시로 저장하는 데이터 레지스터를 포함한다.
서브 CP(5)는 입력된 영상 데이터 문자열을 네 개의 부분으로 나누는 디멀티플랙서(demultiplexer; 도시되지 않음)를 포함하고 네 개의 GSM들(1) 각각에 동화상이 생성되는데 관련되는 영상 데이터 문자열을 분배한다. 분배는 그 장치를 이용하는 응용 소프트웨어에 의존하는 다양한 형태들로 선택할 수 있다. 예를 들어, 최종적으로 표시된 영상의 전체 영역은 최종 영상을 위해 어느 것을 또 다른 것 위에 포개 놓은 해당 층을 각각 표시하여, 네 개의 부분 또는 네 개의 영상 데이터 문자열들로 분할될 수도 있다.
서브 NET(6)은 자신의 GSB와 또 다른 GSB들 사이에 영상 데이터 문자열의 부분 또는 전체가 지나가는 회로이다. 영상 데이터 문자열은 GSB들 사이에 영상 처리의 처리 로드(load)의 균형을 유지하며 주로 지나간다.
서브 MG(3)에 의해 수행되는 합병은 모든 GSB들의 작동을 제어하는 절대시간축에 동기되어 실행된다는 것에 주의해야 한다. 다시 말해, 절대시간축으로 동기되어 입력되는 프레임 영상 데이터의 둘 또는 그 이상의 부분들을 합병하여 하나의프레임 영상 데이터를 생성한다.
각 GSB(100)에는 영상 데이터 문자열(메인 CP(400)로부터 서브 CP(5)를 거쳐) 및 영상 처리가 시작됨을 가리키는 신호로서 트리거(메인 SYNC(300)로부터 서브 SYNC(4)를 거쳐)가 공급된다. 트리거는 모든 GSM들(1)이 개개의 GSB들에서 영상 데이터 문자열에 대한 영상 처리를 시작하게 한다.
SYNC-GSM(2), 서브 SYNC(4) 및 메인 SYNC(300) 각각은 데이터 레지스터와 둘 또는 그 이상의 카운터(counter)들을 그 안에 통합시킨다. 각 카운터는 그것의 계수값을 보존하기 위해 레지스터를 포함하여, 따라서 계수값이 소정의 값에 도달할 때 인터럽트(interrupt)가 일어난다. 이러한 카운터들에서, 제 1 카운터는 둘 또는 그 이상의 GSM들(1)을 서로 동기하여 작동 시키기 위한 동기 신호의 수를 측정한다. 제 1 카운터는 입력된 동기 신호(V-SYNC)의 하강 시점에서 증분된다. V-SYNC는 버스 클록(bus clock)에 비동기화 되고 이용된 V-SYNC는 제 1 클록에 의해 견본이 되기 때문에, 증분 시각은 GSM들 사이의 하나의 클록에 의해 전이될 수 있다. 계수값은 메인 CP(400)로부터의 리셋 신호에 의해 리셋된다. 리셋 신호는 카운터 모듈(module)의 비동기 클리어(clear) 단말기에 접속되고, 제 1 클록을 기준으로 볼 때 하나의 클록의 요동은 GSM들 사이에서 일어날 수 있다.
제 2 카운터는 V-SYNC들 사이의 정확한 시간 간격을 계측하는 업 카운터(up counter)이고, 그리고 V-SYNC의 하강 시점을 검출하여 매번 강제적으로 제로(zero)로 리셋한다.
<GSM>
GSM(1)은 V-SYNC가 SYNC-GSM(2)로 공급되는 시간에 영상 데이터 문자열에 대응하는 프레임 영상 데이터를 생성한다. 영상 데이터 문자열의 각 데이터 부분은 메인 CP(400)에 접속된 외부 기억 장치(410)로부터 판독 되어 공급되고, 프레임 영상 데이터를 형성하기 위해 소정의 방식으로 처리된다.
이 실시형태에 따른 통합 영상 처리 장치에 있어서, GSM들(1)은 영상 처리의 중추 역할을 한다. 실시형태에 따른 GSM(1)의 기능적 구조는 도 2에 상세하게 보여진다.
도 2에서, GSM(1)은 메인 버스(B1)와 서브 버스(B2)의 두 개의 버스들을 가진다. 이들 버스들(B1 및 B2)은 버스 인터페이스(INT)를 통해 서로에 접속되거나 접속되지 않거나 한다. 메인 버스(B1)는 마이크로프로세서(microprocessor)와 VPU 0(20; VPU는 Vector processing unit을 의미하고 이하 "제 1 VPU"라고 한다)를 포함하는 메인 CPU(10; Centeral Processing Unit), RAM(Random Access Memory)으로 구성되는 메인 메모리(11), 메인 DMAC(12; Direct Memory Access Controller), MPEG(Motion Picture Experts Group) 디코더(13; MDEC), VPU 1(21; 이하 "제 2 VPU" 라고 한다), 및 제 1 VPU(20)와 제 2 VPU(21) 사이에서 조정하는 조정자 역할을 하는 GIF(30; Graphical Synthesizer Interface)에 접속된다. 또, 메인 버스(B1)는 GIF(30)를 통해 드로잉 처리 수단(31; GS)에 접속된다. GS(31)는 프레임 영상 데이터(비디오 출력)를 생성하는 CRTC(33; CRT Controller)에 접속된다. CRTC(33)는 서브 MG(3)로 프레임 영상 데이터를 공급한다.
기동시에, 메인 CPU(10)는 버스 인터페이스(INT)를 통해 서브 버스(B2)의ROM(17)으로부터 부트스트랩(bootstrap) 프로그램을 판독하고, 부트스트랩 프로그램을 실행하여 작동 시스템을 시작한다. 메인 CPU(10)는 또한 기본 도형들(다각형들)을 구성하는 3D 객체 데이터(다각형들의 정점(대표점)의 좌표값)에 대한 형상 처리를 수행하기 위해 제 1 VPU(20)와 공조한다. 제 1 VPU(20)와 메인 CPU(10)의 공조 작업으로부터 얻은 처리 결과들을 임시로 저장하기 위해, SPR(Scratch Pad RAM)로 불리는, 고속 메모리가 메인 CPU(10) 내에 제공된다.
제 1 VPU(20)는 부동 소수점의 실수를 연산하는 둘 또는 그 이상의 연산자들을 포함하고 부동 소수점 연산은 이 연산자들에 의해 병렬로 수행된다. 즉 메인 CPU(10)와 제 1 VPU(20)는 형상 처리에서 다각형 단위로 상세한 연산을 필요로하는 산술 처리를 위해 공조한다. 산술 처리의 결과로, 일련의 정점 좌표열과 연산 처리로 얻어진 음영 모드 정보 등과 같은 다각형 정의 정보를 내용으로 포함하는 표시 목록이 생성된다.
다각형 정의 정보는 드로잉 영역 설정 정보 및 다각형 정보로 되어 있다.
드로잉 영역 설정 정보는 드로잉 영역의 프레임 버퍼 어드레스(address)에서의 옵셋(offset) 좌표들과, 다각형의 좌표들이 드로잉 영역 외부에 있을 경우에 드로잉 작업을 취소하기 위한 드로잉 클리핑(clipping) 영역에 관한 좌표 데이터를 포함한다.
다각형 정보는 다각형 속성 정보 및 정점 정보로 되어 있다. 다각형 속성 정보는 음영 모드, α블렌딩(blending) 모드, 텍스처 매핑(mapping) 모드 등등을 지정한다. 정점 정보는 정점 드로잉 영역 내에서의 좌표들과, 정점 텍스처 영역내에서의 좌표들, 정점 색깔, 등등을 포함한다.
제 2 VPU(21)는 제 1 VPU(20)에서와 동일한 방식으로 구성되며, 즉, 부동 소수점의 실수를 연산하는 둘 또는 그 이상의 연산자들을 포함하고 부동 소수점 연산들이 이들 연산자에 의해 병렬로 수행된다. 또, 연산 결과들을 그것의 내용으로 포함하는 표시 목록을 생성한다.
동일한 구성을 가짐에도 불구하고, 제 1 VPU(20)와 제 2 VPU(21)는 처리 내용이 다른 산술 처리의 부하를 공유하는 형상 엔진(engine)의 역할을 한다. 일반적으로, 제 1 VPU(20)는 움직이는 캐릭터 등과 같이 동작 중인 어떤 것에 관한 복잡한 계산을 요구하는 처리(불규칙 또는 비정형적 형상 처리)가 할당된다. 반면, 제 2 VPU(21)는 단순하지만 많은 수의 다각형을 필요로 하는 배경 건물과 같은 객체의 처리(규칙적 또는 정형적인 형상 처리)가 할당된다. 또, 제 1 VPU(20)는 비디오 주사율로 동기된 매크로(macro) 연산을 수행하는 반면, 제 2 VPU(21)는 GS(31)에 동기되어 작동한다. 이 목적을 위하여, 제 2 VPU(21)는 GS(31)에 직접 결합된 직접 경로를 포함한다. 반면, 제 1 VPU(20)는 복잡한 처리를 쉽게 프로그래밍 가능하도록 메인 CPU(10) 내의 마이크로프로세서와 밀접하게 결합된다.
제 1 VPU(20) 및 제 2 VPU(21)에 의해 생성된 표시 목록은 GIF(30)를 통해 GS(31)로 이송된다.
GIF(30; 조정자)는 GS(31)로 이송되는 동안 제 1 VPU(20)와 제 2 VPU(21)에서 생성된 표시 목록 사이의 충돌을 조정한다. 이 실시형태에서, GIF(30)는 우선권의 순위로 이러한 표시 목록을 추가하는 부가 기능을 가지고 상위의 것부터 순차적으로 GS(31)로 그들을 이송한다. 각 표시 목록의 우선권을 지정하는 정보는 VPU(20 또는 21)가 표시 목록을 생성할 때 표시 목록의 태그(tag) 항목에 보통 기재되지만, 우선권은 GIF(30)에 의해 독립적으로 판정될 수 있다.
GS(31)는 GIF(30)로부터 송출된 표시 목록 안에 포함된 영상 배경에서의 식별 정보에 기초하여 대응하는 드로잉 배경을 판독할 수 있도록, 드로잉 배경을 유지한다. 그때 판독 드로잉 배경을 이용하여 프레임 버퍼(32) 위에 다각형을 드로잉하기 위한 렌더링(rendering)을 수행한다. 프레임 메모리(32)는 또한 텍스처 메모리로서 이용될 수 있기 때문에, 프레임 버퍼에 저장된 어떠한 픽셀 영상도 드로잉된 다각형 위에 붙일 수 있다.
메인 DMAC(12)는 메인 버스(B1)에 접속된 각 회로에 대한 DMA 이송 뿐만 아니라, 버스 인터페이스(INT)의 상태에 따라 서브 버스(B2)에 접속된 각 회로에 대한 DMA 이송을 제어한다.
MDEC(13)는 메인 CPU(10)와 병렬로 작동하여, 예를 들어, MPEG(Motion Picture Experts Group) 또는 JPEG(Joint Photographic Experts Group) 형식의, 압축된 데이터를 풀어낸다.
서브 버스(B2)는 마이크로프로세서를 포함하는 서브 CPU(14), 주로 RAM으로 구성된 서브 메모리(15), 서브 DMAC(16), 작동 시스템 등과 같은 프로그램이 저장된 ROM(17), 음향 메모리(41) 안에 축적된 음 데이터를 오디오(audio) 출력으로 그것을 출력하는 음향 처리 장치(40; SPU), 데이터를 수신하고 송신하는 통신 제어장치(50; ATM), 및 입력 장치(70)에 접속되어 있다.
SYNC-GSM(2)는 서브 버스(B2)에 접속되고, 서브 NET(6)은 ATM(50)에 접속된다.
입력 장치(70)는 외부로부터 영상 데이터를 받아들이기 위한 비디오(video) 입력 회로(73)와 외부로부터 오디오 데이터를 받아들이기 위한 오디오(audio) 입력 회로(74)를 포함한다.
이 실시형태에서, 영상 데이터 문자열은 비디오 입력 회로(73)를 통해 서브 CP(5; 메인 CP(400)로부터 분배된)로부터 수신된다. 서브 CPU(14)는 ROM(17) 안에 저장된 프로그램들에 따른 다양한 작동들을 제어한다. 서브 DMAC(16)는 버스 인터페이스(INT)가 서브 버스(B2)와 메인 버스(B1)를 접속하지 않았을 경우에만 서브 버스(B2)에 접속된 각 회로에 대한 DMA 이송과 같은 작동을 제어한다.
<데이터 통신 시스템>
다음으로, 통합 영상 처리 장치 안에 포함된 데이터 통신 시스템에 대해 설명한다.
첫째로 도 3 내지 도 5를 참고하여, 데이터 통신의 개념을 설명한다.
도 3은 GSB(100; GSM 1)들로부터 메인 MG(200) 방향의 데이터 통신의 형태를 보여주고, 도 4는 데이터 통신의 상세를 설명하는데 이용하기 위한 도이다. 도 5는 메인 SYNC(300)로부터 GSM(1) 방향의 데이터 통신의 형태를 보여 준다. 여기서는 GSM(1)에 의해 실행된 영상 처리의 결과로 생성된 프레임 영상 데이터가 GSB(100)로부터 메인 MG(200)로 송출하여, 메인 SYNC(300)로부터 각 GSM(1)으로 V-SYNC가 송출되는 경우를 나타낸다.
도 3에서 보여진 바와 같이, 병렬 통신은 각 GSB(100) 내부에서 일어난다. 달리 말하면, 프레임 영상 데이터 g(16)의 소정 크기(예를 들면, 16 비트)는 네 개의 GSM들(1)의 각각의 내부에서 생성되고, 각 GSM(1)의 내부 레지스터(D1) 안에 순차적으로 저장된다. 프레임 영상 데이터 g(16)는 서브 MG(3)로 병렬로 전송된다. 서브 MG(3)는 내부 레지스터(D2) 안에 프레임 영상 데이터 g(16)를 수신하고 저장한다. 이는 서브 MG(3) 측면이 GSM들(1)의 수가 증가하여도 빠르게 프레임 영상 데이터를 수신하게 한다. 서브 MG(3)의 내부 레지스터(D2) 안에 저장된 프레임 영상 데이터 g(16)의 네 부분의 크기는 "단위 데이터 길이" 로 지정된다.
제 1 GSB 안의 프레임 영상 데이터 g00(16) 내지 g03(16), 제 2 GSB 안의 g10(16) 내지 g13(16), 제 3 GSB 안의 g20(16) 내지 g23(16), 제 4 GSB 안의 g30(16) 내지 g33(16)은 각각 단위 데이터 길이를 형성한다.
프레임 영상 데이터는 각 GSB(100)로부터 메인 MG(200)로 순차적으로 전송되고, 메인 MG(200)의 내부 레지스터(D3) 안에 저장된다. 즉, 도 4의 상단 우측에 보여진 바와 같이, 프레임 영상 데이터는 각 GSB(100)의 서브 MG(3)의 내부 레지스터(D2)로부터 단위 길이 기준으로 직렬로 판독되어 직렬 데이터를 형성한다. 그후 직렬 데이터는 메인 MG(200)의 내부 레지스터(D3) 안에 순차적으로 저장된다. 따라서 GSB(100)와 메인 MG(200) 사이의 통신 경로의 용량을 절약할 수 있다.
직렬 통신에서, 지난번 내부 레지스터(D2) 안에 저장된 데이터로부터 수정된 어떤 데이터가 있는지 여부를 검사하여 수정된 데이터를 식별하기 위한 보조 데이터(위치 및 데이터의 종류 등에 관한 정보)를 생성한다. 보조 데이터는 메인 MG(200)로 공급되기 전에 직렬 데이터의 소정 부위에 부가된다. 도 4의 실시예에서, 4 비트 보조 데이터 H(4)는 각 직렬 데이터의 리딩 헤더(leading header) 부위에 부가된다.
내부 레지스터(D2) 안에 저장된 프레임 영상 데이터는 프레임 영상 데이터의 적어도 일부분이 수정된 시점에서 판독되어, 쓸모없는 데이터 통신들을 억제한다.
V-SYNC는 메인 SYNC(300)로부터 각 GSM(1)으로 분배되어 영상 처리를 위해 GSM들이 서로 동기화 되도록 한다. 도 5는 이러한 상태를 보여준다. 각 GSM(1)은 그것에 자신의 주소를 특정할 수 있는 자신의 경로를 가진다. 서브 SYNC(4)는 데이터 중개에만 이용된다. 메인 SYNC(300)는 분배된 병렬 데이터(V-SYNC)를 그것의 내부 레지스터 안에 유지하여, 네 개의 GSB(100) 안의 서브 SYNC(4)는 그것의 내부 레지스터들 안의 병렬 데이터를 동시에 복사하게 하고, 해당 GSB(100) 안의 GSM들(1)의 모든 레지스터들이 동시에 그것을 복사하게 한다. 따라서 병렬 데이터의 사본들이 전달된다.
전술한 데이터 통신에 있어서, 프레임 영상 데이터가 저장된 GSM(1)의 내부 레지스터(D1)는 프레임 메모리(32) 등이고, 반면 그 안에 V-SYNC를 복사하는 레지스터는 전술한 제 1 카운터가 제공된 내부 레지스터이다. 메인 CPU(10)는 내부 레지스터(D1)에 데이터를 기록하는 것을 제어한다.
메인 CP(400)의 일정 감시하에 있는 각 서브 MG(3)는 각 GSM(1)의 내부 레지스터(D1)로부터 프레임 영상 데이터의 판독과 판독된 데이터의 병렬 전송을 실행한다. 각 서브 MG(3)는 또한 각 GSM(1)의 작동을 조정하는 제 1 조정자의 역할도 한다.
각 GSM으로부터 송출된 프레임 영상 데이터를 일시적으로 기록하는 내부 레지스터(D2)는 서브 MG(3)의 내부에 제공된다. 내부 레지스터(D2)의 용량은 적어도 모든 GSM들로부터 생산된 데이터를 동시에 저장할 수 있는 높은 값을 요구한다.
서브 CP(5)는 서브 MG(3)의 내부 레지스터(D2)에 프레임 영상 데이터를 기록하는 것을 제어한다. 반면, 메인 CP(400)의 일정 감시 하에 있는 메인 MG(200)는 각 GSB(100) 안에 포함된 서브 MG(3)의 내부 레지스터(D2)로부터 데이터의 판독과 보조 데이터의 생성, 및 메인 MG(200)로의 직렬 전송을 실행한다. 메인 MG(200)는 또한 각 GSB(100)의 작동을 조정하는 제 2 조정 수단의 역할을 한다.
각 GSB(100)로부터 송출된 프레임 영상 데이터를 일시적으로 기록하는 내부 레지스터(D3)는 메인 MG(200)의 내부에 제공된다. 내부 레지스터(D3)의 용량은 적어도 모든 GSB들(100)로부터 생산된 데이터를 동시에 저장할 수 있는 높은 값을 요구한다.
<데이터 통신 방법>
다음은, 통합 영상 처리 장치에서 실제로 실행되는 데이터 통신 과정에 대한 설명이다. 도 6 및 도 7은 그것을 위한 과정들을 도시하는 설명도이다.
도 6은 GSM(1)에 생성된 프레임 영상 데이터가 메인 MG(200)로 송출되는 경우의 단계들을 보여주는 플로우차트이다.
GSM들 내에서 처리가 완료되면, 각 GSM(1)으로부터 생산된 데이터는 각GSB(100) 내부의 서브 MG(3) 안에 병렬로 저장된다(단계 S11에서 예이면, 단계 S11 에서 단계 S12). 만약 모든 GSM들(1)로부터 데이터가 완전히 저장되면, 이미 저장된 데이터에 어떤 수정을 했는지 여부를 검사한다(단계 S13에서 예이면, 단계 S13에서 단계 S14). 만약 어떤 데이터가 수정이 되면, 수정된 데이터가 대응하는 단위 길이 데이터의 어디에 위치하는지를 검사하고, 수정된 데이터를 식별하기 위한 보조 데이터가 생성된다(단계 S14에서 예이면, 단계 S14에서 단계 S15). 저장된 데이터는 직렬로 판독되어 직렬 데이터를 형성한다. 그후 직렬 데이터는 직렬 데이터의 리딩 헤더 부위에 부가된 보조 데이터와 함께 메인 MG(200)로 직렬로 공급된다(단계 S16). 이 실시형태에서, 보조 데이터는 직렬 데이터 안의 수정된 데이터의 위치를 나타내고, 따라서 도 4에 보여진 직렬 데이터의 리딩 헤더 부위에 놓여진다.
전술한 작동 상의 단계들은 모든 GSB들(100)에 대해 수행된다. 결과적으로, 모든 GSB들(100)의 모든 GSM들(1)에서 처리된 프레임 영상 데이터는 메인 MG(200) 안에 병렬로 저장되고, 저장된 프레임 영상 데이터는 언제든지 표시 장치(DP) 상에 표시하는 것이 가능하다. 메인 MG(200) 안에 저장된 프레임 영상 데이터는 표시 장치(DP)에 직렬로 공급된다.
도 7은 메인 SYNC(300)가 각 GSM(1)으로 V-SYNC 등과 같은 데이터를 분배할 때 실행되는 플로우차트이다.
GSM들로 주소 지정된 데이터가 발생하면, 각 GSM으로 주소 지정된 데이터는 메인 SYNC(300)의 내부 레지스터에 병렬로 지정된다(단계 S21에서 예이면 단계 S21에서 단계 S22). 저장된 병렬 데이터는 복사되고 동일한 병렬 데이터의 사본들은 네 개의 서브 SYNC들(4)의 모든 내부 레지스터에 전달되고, 그리고 각 GSB 안의 모두 네 개의 GSM들(1)로 동시에 전달된다(단계 S23). 따라서 동일한 데이터의 사본들은 모두 열여섯 개의 GSM들(1)로 어떤 모순도 없이 전달되며, 이는 이러한 GSM들(1)의 공조 처리에서 효과적이다.
따라서 둘 또는 그 이상의 GSM들(1)의 공조 처리는, 대형 화면의 영상이 표시될 때, 표시가 유연하게 수행될 수 있도록 처리되고, 따라서 대형 화면 상의 고화질 영상을 얻는다.
GSM(1)이 드로잉 처리를 수행할 수 있도록 공조하는 것이 필요할 때, 그들은 메인 NET(500)을 통해 각 GSB(100)의 서브 NET(6)에 명령을 내려 모순이 발생하지 않도록 조정된다는 것을 주의해야 한다.
이상의 설명과 같이, 본 실시형태에 따른 통합 영상 처리 장치에 있어서, 둘 또는 그 이상의 GSM들(1)로부터 공급된 프레임 영상 데이터는 병렬로 저장된다. 저장된 프레임 영상 데이터는 직렬로 판독되고 메인 MG(200)로 송출되는 직렬 데이터를 형성한다. 보조 데이터는 직렬 데이터의 리딩 헤더 부위에 부가된다. 전술된 구성은 데이터 통신에 필요한 통신 경로를 절약하고 수정된 데이터를 즉시 식별하는 이점을 갖는다.
더 나아가, 각 내부 레지스터에 대한 데이터(V-SYNC)가 복사되고 동일한 데이터의 사본들은 메인 SYNC(300)로부터 모든 GSM(1)들로 동시에 전달된다. 이는 둘 또는 그 이상의 GSM들(1)에 대해 모순없이 동시에 작동 가능하도록 한다.
네 개의 GSB들(100) 안에 생성된 프레임 영상 데이터는 각 GSB의 절대시간축을 기준으로 생성된다. 그러나, 절대시간축은 각 GSB에서 고유로 할당되므로, 약간의 출력 대 출력 변화가 생길 수 있다. 이는 각 GSB(100)의 절대시간축이 전체 통합 영상 처리 장치로부터 보았을 때 상대시간축에 대응하는 것을 의미한다. 전술한 데이터 통신들을 실행하는 메인 SYNC(300)의 이용은 통합 영상 처리 장치의 고유의 시간축에 전술한 상대시간축을 일치시키는 것을 가능하게 한다. 따라서 메인 MG(200) 안에 합병된 데이터는 통합 영상 처리 장치의 절대시간축에 의해 제어된다.
이 실시형태에서, GSB(100)로부터 프레임 영상 데이터가 빠졌을 때, 메인 MG(200)는 빠진 영상 신호의 보충없이 절대시간축을 따라 모든 프레임 영상 데이터를 합병한다. 이때 생성된 프레임 영상 데이터는 표시 장치(DP) 상에 생산되어 표시된다. 둘 또는 그 이상의 GSM들(1)이 이용되어 영상을 생성하므로, 영상의 대형 화면 표시를 할 때도, 영상 처리가 유연하게 수행될 수 있고, 그것에 의해 대형 화면 상에 고화질의 영상을 얻을 수 있다.
더 나아가, 이 실시형태에 있어서, 메인 CP(400)와 서브 CP(5)가 동일한 방식으로 구성될 수 있고, 메인 MG(200)와 서브 MG(3)가 동일한 방식으로 구성될 수 있다. 이는 간단한 설계 기술을 이용하여, 예를 들면, 고화질의 대형 화면 영상을 얻기 위한, 정교한 영상 처리를 수행 가능하게 한다. 각 GSB(100) 안의 GSM들(1)의 수 또는 GSB들(100)의 수는 임의로 결정될 수 있다. 이 수는 품질과 비용 사이의 절충에 따라 결정될 수 있고, 설계 상의 한계를 감소 시킬 수 있다. 예를 들면, GSM들(1)의 수가 증가할 때, 비용은 오르지만 얻어지는 영상 품질은 더 높아질 것이다.
비록 본 실시형태에서 영상 처리를 위한 데이터 통신 기술에 대해 설명이 되었지만, 이 데이터 통신 기술은 또한 음향 생성의 처리와 같은 영상 처리 이외의 다른 종류의 정보 처리에 적용 가능하다. 예를 들어, 오케스트라 연주에서와 같은 더욱 세밀한, 고품질의 음향이 재현 가능하다. 이러한 경우, 음향 생성을 위한 데이터는 각 GSM(1)에서 개별적으로 처리된다. 또한, 복합적 영상 처리의 형식은 음향 생성과 연결된 영상 처리에서 고려될 수 있다. 도 2 에 보여진 바와 같이, 실시형태에 따른 GSM들(1)의 이용은 그러한 복합 처리가 가능하다. 정보 처리가 음향 생성과 연관될 때, 처리에서 얻어진 음향 데이터는 소정의 스피커 또는 스피커들로부터 음을 생산하는 신호가 된다. 그 때 음향 데이터는 전술한 서브 MG들(3)과 메인 MG(200)의 수단에 의해 전술한 프레임 영상 데이터와 함께 동기되어 출력된다. 오디오 입력 회로(74)는 각 GSM(1)으로 음향 데이터를 공급하고, 음향 데이터의 출력은 도 2에 보여진 SPU(40)에 의해 수행된다.
[제 2 실시형태]
제 1 실시형태는 공조 처리를 수행하기 위해 공조하는 둘 또는 그 이상의 처리 장치가 제공된 통합 영상 처리 장치 안에 포함된 대표적인 데이터 통신 시스템을 설명하였으나, 본 발명은 네트워크형 데이터 통신 시스템에서 이행 가능하다.
더욱 구체적으로, 완전히 다른 위치에 설치된 둘 또는 그 이상의 정보 처리 단말기들은 인터넷 등과 같은 컴퓨터 네트워크를 통해 접속된다. 정보 처리 단말기들은 본 발명에 따른 처리 장치, 조정 수단, 레지스터 및 제어 수단으로 작동 가능하고, 컴퓨터 네트워크를 통해 이들 정보 처리 단말기들 사이에서 데이터의 상호 교환이 가능하다.
정보 처리 단말기들의 일부는 제 1 실시형태에서 설명된 GSB들(100)의 역할을 한다. 다른 정보 처리 단말기들은 다음의 특징들을 공유한다: GSB들(100)의 역할을 하는 정보 처리 단말기들의 출력 데이터를 합병하는 메인 MG(200), 각 GSB(100)로 동기 신호(V-SYNC)와 다른 작동 데이터를 공급하는 메인 SYNC(300), 영상 처리와 통신 과정들을 관리하고 제어하는 메인 CP(400), 및 모든 GSB들(100)을 서로 공조시키는 메인 NET(500)을 공유한다.
메인 MG(200)의 역할을 하는 정보 처리 단말기의 출력 측면은 표시 장치에 접속된다. 메인 MG(200)는 메인 SYNC(300)로부터 각 GSM(100)으로 다양한 데이터를 송출하는 시각을 제어한다. 반면, 메인 CP(400)의 역할을 하는 정보 처리 단말기는 개별적으로 메인 MG(200), 외부 기억 장치 및 메인 NET의 역할을 하는 정보 처리 단말기들에 접속된다.
이렇게 구성된 네트워크형 데이터 통신 시스템은 제 1 실시형태에서와 동일한 방식으로 작동한다.
[제 3 실시형태]
더 나아가, 본 발명은 컴퓨터 네트워크를 통해 공조 처리를 하기 위한 전술된 GSM들과 같은 둘 또는 그 이상의 처리 장치 사이에서 교환되는 데이터가 레지스터 안에 저장될 수 있도록 컴퓨터 네트워크에 제공된 레지스터에서의 데이터를 저장하고 판독하는 것을 제어하는 데이터 통신 시스템에서 이행 가능하다.
그러한 데이터 통신 시스템은 컴퓨터 네트워크에 접속 가능한 서버(server)와 서버에 접근 가능한 외부 기억 장치를 포함한다. 이 경우에, 서버(및 그 안에 탑재된 CPU)는 소정의 기록 매체에 기록된 컴퓨터 프로그램을 판독하고 실행하여 외부 기억 장치 안의 데이터 통신을 위한 레지스터를 형성할 뿐 아니라, 서버 내부에 메인 제어 장치로서의 기능을 형성한다.
메인 제어 장치는 두 개의 기능 모듈(module)을 포함한다.
제 1 기능 모듈은 컴퓨터 네트워크를 통해, GSM들의 어느 하나로부터 다른 GSM들 및 다른 정보 처리 단말기들로 공급되는 데이터를 취득하는 기능과 전술한 레지스터 안에 그것을 병렬로 저장하는 기능을 갖는다.
제 2 기능 모듈은 전술한 레지스터로부터의 데이터를 단위 길이당 직렬로 판독하여 직렬 데이터를 형성하는 기능, 직렬 데이터가 이전에 형성된 직렬 데이터로부터 수정된 데이터를 가질 때, 수정된 데이터를 식별하기 위한 보조 데이터를 직렬 데이터의 소정 부위에 부가하는 기능 및 컴퓨터 네트워크를 통해 다른 GSM들로서 다른 정보 처리 단말기들로 직렬 데이터를 송출하는 기능을 갖는다.
이렇게 구성된 데이터 통신 시스템은 레지스터에서의 데이터를 저장하고 판독하는 것을 독립적으로 제어하는 제어 장치를 제외하고, 제 1 및 제 2 실시형태에서와 동일한 방식으로 작동하며, 둘 또는 그 이상의 GSM들의 공조 처리에서의 모순을 억제한다.
상기와 본 발명에 따라서, 둘 또는 그 이상의 처리 장치들을 이용할 때도 어떤 모순도 없이 처리가 가능하다. 처리 장치들이 프레임 영상 처리 장치들이면, 영상 데이터의 둘 또는 그 이상의 프레임들은 동시에 생산이 가능하고, 종래보다 대형 화면 상에서 고품질 영상을 얻을 수 있게 한다.

Claims (17)

  1. 레지스터와 공조 처리를 위한 복수의 처리 장치들 사이에서 교환되는 데이터를 저장하는 레지스터; 및
    상기 레지스터에서의 데이터의 저장과 판독을 제어하는 제어 수단을 포함하는 데이터 통신 시스템에 있어서,
    상기 제어 수단은 상기 복수의 처리 장치들 각각으로부터 공급된 데이터를 상기 레지스터에 병렬로 저장하고 상기 레지스터로부터 상기 데이터를 단위 길이당 직렬로 판독하여 직렬 데이터를 형성하고, 그리고 상기 직렬 데이터가 앞서 형성된 직렬 데이터로부터 수정된 데이터를 포함할 때, 상기 제어 수단은 상기 수정된 데이터를 식별하기 위한 보조 데이터를 상기 직렬 데이터의 소정 부위에 부가하여 상기 직렬 데이터와 그것에 부가된 보조 데이터를 후단 처리 장치로 공급하는 것을 특징으로 하는 데이터 통신 시스템.
  2. 제 1 항에 있어서,
    상기 제어 수단이 상기 레지스터에 저장된 단위 길이 데이터의 적어도 일부분이 수정된 시점에서 상기 레지스터로부터 상기 데이터를 상기 단위 길이당 직렬로 판독하여 상기 직렬 데이터를 형성하는 것을 특징으로 하는 시스템.
  3. 제 1 항에 있어서,
    상기 제어 수단이 상기 후단 처리 장치로부터 각각의 상기 처리 장치들로 전송될 데이터를 상기 레지스터에 병렬로 저장하고, 저장된 병렬 데이터의 사본들을 모든 처리 장치들로 동시에 전달하는 것을 특징으로 하는 시스템.
  4. 제 1 항에 있어서,
    상기 처리 장치들은 소정의 영상의 분할된 영상들에 대한 프레임 영상 데이터를 만들기 위해 서로 공조하는 것을 특징으로 하는 시스템.
  5. 제 1 항에 있어서,
    상기 처리 장치들 각각은 소정의 영상을 드로잉하기 위한 드로잉 처리 수단, 소정의 영상 표시 명령들을 기초로 하여 형상 처리를 수행하는 복수의 형상 처리 수단, 및 상기 드로잉 처리 수단과 상기 형상 처리 수단 사이에 끼어있는 영상 인터페이스를 포함하고, 그리고
    상기 드로잉 처리 수단은 각각의 형상 처리 수단에 대해 서로 내용면에서 다른 드로잉 배경들을 식별 정보와 함께 저장하기 위한 버퍼, 및 상기 영상 인터페이스로부터의 드로잉 명령들의 입력에 반응하여 상기 버퍼로부터 구체적인 드로잉 배경들을 읽기 위한 수단을 포함하고,
    상기 형상 처리 수단 각각은 상기 영상 표시 명령들에 기초하여 독립적으로 형상 처리를 수행하고, 상기 형상 처리의 결과로서 얻어진 상기 드로잉 배경의 상기 식별 정보를 갖는 영상 이송 요청을 그것의 우선권을 나타내는 정보와 함께 상기 영상 인터페이스로 송출하고,
    상기 영상 인터페이스가 우선권의 순서로 상기 영상 이송 요청들을 수신하여상기 드로잉 처리 수단으로 드로잉 명령들을 순차적으로 입력하는 것을 특징으로 하는 시스템.
  6. 공조 처리를 수행하기 위해 공조하는 N개의 처리 장치들(여기서, N은 1보다 큰 정수임)에 대응하는 작동들을 각각 조정하는 M개의 제 1 조정 수단(여기서, M은 1보다 큰 정수임); 및
    상기 M개의 제 1 조정 수단의 작동들을 조정하는 제 2 조정 수단을 포함하는 데이터 통신 시스템에 있어서,
    상기 M개의 제 1 조정 수단 각각은 상기 N개의 처리 장치들로부터 공급된 단위 길이 데이터를 적어도 저장 가능한 제 1 레지스터를 포함하고, 그리고 상기 제 2 조정 수단은 상기 M개의 제 1 조정 수단으로부터 공급된 데이터를 적어도 저장 가능한 제 2 레지스터를 포함하고,
    각각의 상기 레지스터 안에 데이터가 병렬로 저장되고 각 레지스터에 저장된 상기 데이터가 직렬로 판독 되어 직렬 데이터가 형성되고, 상기 직렬 데이터가 이전에 형성된 직렬 데이터로부터 수정된 데이터를 가질 경우에, 상기 변경된 데이터를 식별하기 위한 보조 데이터가 적어도 제 1 레지스터로부터 판독된 상기 직렬 데이터의 소정 부위에 부가되는 것을 특징으로 하는 데이터 통신 시스템.
  7. 제 6 항에 있어서,
    상기 처리 장치들은 소정의 영상의 분할된 영상에 대한 프레임 영상 데이터를 만들기 위해 서로 공조하는 것을 특징으로 하는 시스템.
  8. 제 6 항에 있어서,
    상기 처리 장치들 각각은 소정의 영상을 드로잉하기 위한 드로잉 처리 수단, 소정의 영상 표시 명령들을 기초로 하여 형상 처리를 수행하는 복수의 형상 처리 수단, 및 상기 드로잉 처리 수단과 상기 형상 처리 수단 사이에 끼어있는 영상 인터페이스를 포함하고, 그리고
    상기 드로잉 처리 수단은 각각의 형상 처리 수단에 대해 서로 내용면에서 다른 드로잉 배경들을 식별 정보와 함께 저장하기 위한 버퍼, 및 상기 영상 인터페이스로부터의 드로잉 명령들의 입력에 반응하여 상기 버퍼로부터 구체적인 드로잉 배경들을 읽기 위한 수단을 포함하고,
    상기 형상 처리 수단 각각은 상기 영상 표시 명령들에 기초하여 독립적으로 형상 처리를 수행하고 상기 형상 처리의 결과로서 얻어진 상기 드로잉 배경의 상기 식별 정보를 갖는 영상 이송 요청을 그것의 우선권을 나타내는 정보와 함께 영상 인터페이스로 송출하고,
    상기 영상 인터페이스가 우선권의 순서로 상기 영상 이송 요청들을 수신하여상기 드로잉 처리 수단으로 드로잉 명령들을 순차적으로 입력하는 것을 특징으로 하는 시스템.
  9. 공조 처리를 수행하기 위해 공조하는 N개의 처리 장치들(여기서, N은 1보다 큰 정수임)에 해당하는 작동들을 각각 조정하는 M개의 제 1 조정 수단(여기서, M은 1보다 큰 정수임); 및
    상기 M개의 제 1 조정 수단의 작동들을 조정하는 제 2 조정 수단을 포함하는 데이터 통신 시스템에 있어서,
    상기 M개의 제 1 조정 수단 각각은 상기 N개의 처리 장치들로 공급 될 단위 길이 데이터를 저장 가능한 제 1 레지스터를 포함하고, 상기 제 2 조정 수단은 각각의 상기 M개의 제 1 조정 수단으로 공급 될 소정 크기의 데이터를 저장 가능한 제 2 레지스터를 포함하고,
    상기 제 2 레지스터에 저장된 상기 데이터의 사본들이 상기 제 1 레지스터들을 거쳐 동시에 모든 상기 처리 장치들로 전달되는 것을 특징으로 하는 데이터 통신 시스템.
  10. 제 9 항에 있어서,
    상기 처리 장치들은 소정의 영상의 분할된 영상에 대한 프레임 영상 데이터를 만들기 위해 서로 공조하는 것을 특징으로 하는 시스템.
  11. 제 9 항에 있어서,
    상기 처리 장치들 각각은 소정의 영상을 드로잉하기 위한 드로잉 처리 수단,소정의 영상 표시 명령들을 기초로 하여 형상 처리를 수행하는 복수의 형상 처리 수단, 및 상기 드로잉 처리 수단과 상기 형상 처리 수단 사이에 끼어있는 영상 인터페이스를 포함하고, 그리고
    상기 드로잉 수단이 각각의 형상 처리 수단에 대해 서로 내용면에서 다른 드로잉 배경들을 식별 정보와 함께 저장하기 위한 버퍼, 및 상기 영상 인터페이스로부터의 드로잉 명령들의 입력에 반응하여 상기 버퍼로부터 구체적인 드로잉 배경들을 읽기 위한 수단을 포함하고,
    상기 형상 처리 수단 각각은 상기 영상 표시 명령들에 기초하여 독립적으로 형상 처리를 수행하고 상기 형상 처리의 결과로서 얻어진 상기 드로잉 배경의 상기 식별 정보를 갖는 영상 이송 요청을 그것의 우선권을 나타내는 정보와 함께 영상 인터페이스로 송출하고,
    상기 영상 인터페이스가 우선권의 순서로 상기 영상 이송 요청들을 수신하는상기 드로잉 처리 수단으로 드로잉 명령들을 순차적으로 입력하는 것을 특징으로 하는 시스템.
  12. 레지스터와 공조 처리를 위한 복수의 처리 장치들 사이의 컴퓨터 네트워크를 통해 교환될 데이터를 저장하기 위해 상기 컴퓨터 네트워크 상에 제공된 상기 레지스터에서의 데이터의 저장과 판독을 제어하는 데이터 통신 시스템에 있어서,
    상기 처리 장치들 중 하나로부터 상기 컴퓨터 네트워크를 통해 다른 처리 장치로 공급되는 데이터를 상기 레지스터에 병렬로 저장하는 제 1 수단; 및
    상기 레지스터로부터 데이터를 단위 길이당 직렬로 판독하여 직렬 데이터를 형성하고, 또 상기 직렬 데이터가 이전에 형성된 직렬 데이터로부터 수정된 데이터를 가질 때, 상기 수정된 데이터를 식별하기 위한 보조 데이터를 상기 직렬 데이터의 소정 부위에 부가하고, 상기 컴퓨터 네트워크를 통해 다른 처리 장치로 송출하는 제 2 수단;
    을 포함하는 시스템.
  13. 공조 처리를 위한 복수의 처리 장치들과 상기 처리 장치들의 후단에 위치한 후단 처리 장치 사이에서 데이터 통신을 실행하는 데이터 통신 방법에 있어서,
    상기 처리 장치들로부터 공급된 단위 길이 데이터를 소정의 레지스터에 병렬로 저장하는 단계;
    상기 레지스터에 저장된 상기 단위 길이 데이터를 판독하여 직렬 데이터를 형성하고, 상기 직렬 데이터가 이전에 형성된 직렬 데이터로부터 수정된 데이터를 포함하고 있을 때, 상기 수정된 데이터를 식별하기 위한 보조 데이터를 상기 직렬 데이터의 소정 부위에 부가하여 상기 후단 처리 장치로 송출하는 단계; 및
    상기 후단 처리 장치로부터 상기 처리 장치들로 전송된 데이터를 병렬로 상기 레지스터에 저장하고, 저장된 병렬 데이터의 사본들을 모든 상기 처리 장치들로 동시에 전달하는 단계를 포함하는 방법.
  14. 제 13 항에 있어서,
    상기 직렬 데이터는 상기 레지스터에 병렬로 저장된 상기 단위 길이 데이터의 적어도 일부분이 이전에 형성된 상기 직렬 데이터로부터 수정되는 시점에서 상기 저장된 단위 길이 데이터를 직렬로 판독함으로써 형성되는 것을 특징으로 하는 방법.
  15. 제 13항에 있어서,
    상기 처리 장치들과 상기 후단 처리 장치가 통신 기능이 제공된 컴퓨터들에 구성되고, 상기 레지스터가 상기 컴퓨터들 중 어느 하나에 제공되고, 그리고 모든 상기 처리 장치들이 컴퓨터 네트워크에 접속되어 데이터가 상기 컴퓨터 네트워크를 통해 교환되도록 하는 것을 특징으로 하는 방법.
  16. 공조 처리를 위한 다른 컴퓨터들과 컴퓨터 네트워크를 통해 교환되는 데이터를 저장하기 위해 상기 컴퓨터 네트워크 상에 제공된 레지스터에서 데이터의 저장 및 판독을 제어하는 기능을 갖는 컴퓨터를 데이터 통신 시스템으로서 작동시키는 컴퓨터 프로그램에 있어서, 상기 데이터 통신 시스템은
    상기 다른 컴퓨터들 중 하나로부터 상기 컴퓨터 네트워크를 통해 상기 다른 컴퓨터들 중 다른 것으로 공급되는 데이터를 상기 레지스터에 병렬로 저장하는 제 1 수단; 및
    상기 레지스터로부터 데이터를 단위 길이당 직렬로 판독하여 직렬 데이터를 형성하고, 또 상기 직렬 데이터가 이전에 형성된 직렬 데이터로부터 수정된 데이터를 가질 때, 상기 수정된 데이터를 식별하기 위한 보조 데이터를 상기 직렬 데이터의 소정 부위에 부가하고, 상기 컴퓨터 네트워크를 통해 다른 처리 장치로 송출하는 제 2 수단;
    을 포함하는 것을 특징으로 하는 컴퓨터 프로그램.
  17. 제 16항에 따른 컴퓨터 프로그램을 기록하는 컴퓨터 판독 가능한 기록 매체
KR1020027007157A 2000-10-10 2001-10-09 데이터 통신 시스템 및 방법, 컴퓨터 프로그램, 그리고기록 매체 KR20020059840A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00309788 2000-10-10
JP2000309788 2000-10-10
JPJP-P-2001-00306961 2001-10-02
JP2001306961A JP3580789B2 (ja) 2000-10-10 2001-10-02 データ通信システム及び方法、コンピュータプログラム、記録媒体
PCT/JP2001/008861 WO2002031771A1 (fr) 2000-10-10 2001-10-09 Systeme et procede de communication de donnees, programme d'ordinateur et support d'enregistrement

Publications (1)

Publication Number Publication Date
KR20020059840A true KR20020059840A (ko) 2002-07-13

Family

ID=26601819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027007157A KR20020059840A (ko) 2000-10-10 2001-10-09 데이터 통신 시스템 및 방법, 컴퓨터 프로그램, 그리고기록 매체

Country Status (11)

Country Link
US (1) US6952213B2 (ko)
EP (1) EP1326208A4 (ko)
JP (1) JP3580789B2 (ko)
KR (1) KR20020059840A (ko)
CN (1) CN1255765C (ko)
AU (1) AU9236901A (ko)
BR (1) BR0107336A (ko)
CA (1) CA2392536A1 (ko)
MX (1) MXPA02005309A (ko)
TW (1) TWI242722B (ko)
WO (1) WO2002031771A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101511110B1 (ko) * 2014-12-29 2015-04-17 (주)윌넷 엘이디 시스템의 동작 모니터링 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777748B2 (en) 2003-11-19 2010-08-17 Lucid Information Technology, Ltd. PC-level computing system with a multi-mode parallel graphics rendering subsystem employing an automatic mode controller, responsive to performance data collected during the run-time of graphics applications
CA2546427A1 (en) * 2003-11-19 2005-06-02 Reuven Bakalash Method and system for multiple 3-d graphic pipeline over a pc bus
US8085273B2 (en) 2003-11-19 2011-12-27 Lucid Information Technology, Ltd Multi-mode parallel graphics rendering system employing real-time automatic scene profiling and mode control
US7961194B2 (en) * 2003-11-19 2011-06-14 Lucid Information Technology, Ltd. Method of controlling in real time the switching of modes of parallel operation of a multi-mode parallel graphics processing subsystem embodied within a host computing system
US8497865B2 (en) * 2006-12-31 2013-07-30 Lucid Information Technology, Ltd. Parallel graphics system employing multiple graphics processing pipelines with multiple graphics processing units (GPUS) and supporting an object division mode of parallel graphics processing using programmable pixel or vertex processing resources provided with the GPUS
US20090027383A1 (en) * 2003-11-19 2009-01-29 Lucid Information Technology, Ltd. Computing system parallelizing the operation of multiple graphics processing pipelines (GPPLs) and supporting depth-less based image recomposition
WO2006117683A2 (en) * 2005-01-25 2006-11-09 Lucid Information Technology, Ltd. Graphics processing and display system employing multiple graphics cores on a silicon chip of monolithic construction
US20090096798A1 (en) * 2005-01-25 2009-04-16 Reuven Bakalash Graphics Processing and Display System Employing Multiple Graphics Cores on a Silicon Chip of Monolithic Construction
US8645403B2 (en) * 2006-02-03 2014-02-04 Autodesk, Inc. Database-managed rendering
US8024356B2 (en) * 2006-02-03 2011-09-20 Autodesk, Inc. Database-managed image processing
US8766995B2 (en) 2006-04-26 2014-07-01 Qualcomm Incorporated Graphics system with configurable caches
CN100487731C (zh) * 2006-05-12 2009-05-13 深圳迈瑞生物医疗电子股份有限公司 硬件加速显示的并行处理装置及并行处理方法
US20070268289A1 (en) * 2006-05-16 2007-11-22 Chun Yu Graphics system with dynamic reposition of depth engine
US8884972B2 (en) 2006-05-25 2014-11-11 Qualcomm Incorporated Graphics processor with arithmetic and elementary function units
US8869147B2 (en) * 2006-05-31 2014-10-21 Qualcomm Incorporated Multi-threaded processor with deferred thread output control
US8644643B2 (en) 2006-06-14 2014-02-04 Qualcomm Incorporated Convolution filtering in a graphics processor
US8766996B2 (en) * 2006-06-21 2014-07-01 Qualcomm Incorporated Unified virtual addressed register file
JP2009150726A (ja) * 2007-12-19 2009-07-09 Panasonic Corp 半導体装置
US8139840B1 (en) 2008-04-10 2012-03-20 Kla-Tencor Corporation Inspection system and method for high-speed serial data transfer
EP3304537A1 (en) 2015-06-05 2018-04-11 Apple Inc. Emission control apparatuses and methods for a display panel
KR102240676B1 (ko) 2015-06-10 2021-04-14 애플 인크. 디스플레이 패널 리던던시 스킴

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01180061A (ja) 1988-01-08 1989-07-18 Fuji Xerox Co Ltd マルチプロセッサにおけるキャッシュ構造
JPH05189549A (ja) 1991-09-10 1993-07-30 Kubota Corp マルチプロセッサによる画像データ処理装置
JPH05189550A (ja) 1992-01-10 1993-07-30 Hitachi Ltd 画像処理装置
US5276437A (en) * 1992-04-22 1994-01-04 International Business Machines Corporation Multi-media window manager
JPH0827773B2 (ja) * 1992-10-23 1996-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション データ経路を使用可能にする方法、装置およびデータ処理システム
US5557734A (en) * 1994-06-17 1996-09-17 Applied Intelligent Systems, Inc. Cache burst architecture for parallel processing, such as for image processing
US5959601A (en) * 1997-03-18 1999-09-28 Ati Technologies, Inc Method and apparatus for parallel in serial out transmission
US6359625B1 (en) * 1997-05-27 2002-03-19 National Semiconductor Corporation Video refresh compression
US5995121A (en) * 1997-10-16 1999-11-30 Hewlett-Packard Company Multiple graphics pipeline integration with a windowing system through the use of a high speed interconnect to the frame buffer
US5956046A (en) * 1997-12-17 1999-09-21 Sun Microsystems, Inc. Scene synchronization of multiple computer displays
US6088043A (en) * 1998-04-30 2000-07-11 3D Labs, Inc. Scalable graphics processor architecture
US6501441B1 (en) * 1998-06-18 2002-12-31 Sony Corporation Method of and apparatus for partitioning, scaling and displaying video and/or graphics across several display devices
US6329996B1 (en) * 1999-01-08 2001-12-11 Silicon Graphics, Inc. Method and apparatus for synchronizing graphics pipelines
US6567092B1 (en) * 1999-02-10 2003-05-20 Microsoft Corporation Method for interfacing to ultra-high resolution output devices
US6624817B1 (en) * 1999-12-31 2003-09-23 Intel Corporation Symmetrical accelerated graphics port (AGP)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101511110B1 (ko) * 2014-12-29 2015-04-17 (주)윌넷 엘이디 시스템의 동작 모니터링 방법

Also Published As

Publication number Publication date
EP1326208A1 (en) 2003-07-09
JP3580789B2 (ja) 2004-10-27
MXPA02005309A (es) 2002-12-11
US20020059302A1 (en) 2002-05-16
CN1393001A (zh) 2003-01-22
US6952213B2 (en) 2005-10-04
AU9236901A (en) 2002-04-22
EP1326208A4 (en) 2007-06-06
JP2002202957A (ja) 2002-07-19
WO2002031771A1 (fr) 2002-04-18
CA2392536A1 (en) 2002-04-18
TWI242722B (en) 2005-11-01
CN1255765C (zh) 2006-05-10
BR0107336A (pt) 2002-08-27

Similar Documents

Publication Publication Date Title
KR20020059840A (ko) 데이터 통신 시스템 및 방법, 컴퓨터 프로그램, 그리고기록 매체
US5920326A (en) Caching and coherency control of multiple geometry accelerators in a computer graphics system
US20200143516A1 (en) Data processing systems
TW200528993A (en) Graphics device clustering with PCI-express
US7170512B2 (en) Index processor
US20020130870A1 (en) Information processing system, integrated information processing system, method for calculating execution load, and computer program
JP2002203255A (ja) 画像処理方法、画像処理装置、コンピュータプログラム、半導体デバイス
WO2024087883A1 (zh) 视频画面渲染方法、装置、设备和介质
JP2832008B2 (ja) 画像処理システム
JP4707782B2 (ja) 画像処理装置およびその方法
US7212211B2 (en) Data processing system and method, computer program, and recording medium
WO2007055067A1 (ja) 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法
US6842174B2 (en) Graphics data generating method, graphics generating apparatus and components thereof
JP2003141095A (ja) 情報処理システム、方法及びコンピュータプログラム
EP1308899A2 (en) Image processing apparatus
JP3468985B2 (ja) グラフィック描画装置、グラフィック描画方法
CN108696670A (zh) 在成像时进行瓦片重用
WO2006038350A1 (ja) 情報処理装置、データ伝送方法および電子機器
JP2597632B2 (ja) プロセッサシェイクハンド装置
JP2000172867A (ja) 動画データの生成・転送制御システム
JP2002358250A (ja) データのモニタシステム、方法、コンピュータプログラム、記録媒体
JP2004133956A (ja) 描画装置及び描画方法
JPH05189559A (ja) 画像処理装置及び方法
JPH02302881A (ja) データ描画方式
JPH0563879A (ja) Cgデータ伝送システム

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid