JP2002203255A - 画像処理方法、画像処理装置、コンピュータプログラム、半導体デバイス - Google Patents

画像処理方法、画像処理装置、コンピュータプログラム、半導体デバイス

Info

Publication number
JP2002203255A
JP2002203255A JP2001310309A JP2001310309A JP2002203255A JP 2002203255 A JP2002203255 A JP 2002203255A JP 2001310309 A JP2001310309 A JP 2001310309A JP 2001310309 A JP2001310309 A JP 2001310309A JP 2002203255 A JP2002203255 A JP 2002203255A
Authority
JP
Japan
Prior art keywords
divided
normal vector
luminance value
normal
image processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001310309A
Other languages
English (en)
Inventor
Akio Oba
章男 大場
Masaaki Oka
正昭 岡
Naoto Yoshioka
直人 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Original Assignee
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Computer Entertainment Inc filed Critical Sony Computer Entertainment Inc
Priority to JP2001310309A priority Critical patent/JP2002203255A/ja
Priority to AU2001296002A priority patent/AU2001296002A1/en
Priority to KR10-2003-7004921A priority patent/KR20040004393A/ko
Priority to PCT/JP2001/009294 priority patent/WO2002035475A1/ja
Priority to EP01976820A priority patent/EP1331606A4/en
Priority to US10/002,312 priority patent/US6756979B2/en
Priority to TW090126274A priority patent/TWI233062B/zh
Publication of JP2002203255A publication Critical patent/JP2002203255A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00Three dimensional [3D] modelling, e.g. data description of 3D objects
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/04Texture mapping
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/10Geometric effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Image Generation (AREA)

Abstract

(57)【要約】 【課題】 画像の精細さにかかわらず、高速にバンプマ
ッピングを行うことが可能な画像処理装置を提供する。 【解決手段】 物体を表すオブジェクトの表面を複数の
分割面に分割して、これら複数の分割面の各々につい
て、その垂直方向を指向する第1法線ベクトルを生成す
る法線ベクトルマッピング部101と、個々の分割面の
第1法線ベクトルを、それぞれが異なる輝度値に対応付
けされた所定数の第2法線ベクトルのうち、最も特徴が
近似する第2法線ベクトルに対応付けされた輝度値に置
き換える輝度値マッピング部105と、置き換えられた
輝度値に応じて各分割面に対する陰影付けを行う描画処
理部106と、を備える画像処理装置を提供する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンピュータグラ
フィックスにおける画像処理技術に関し、特に、画像処
理の対象物であるオブジェクトの表面に簡易に凹凸を表
現する手法に関する。
【0002】
【従来の技術】コンピュータグラフィックスのシステム
の中には、オブジェクトに回転、移動、拡大/縮小など
の座標変換や透視変換、陰影処理、及び、隠線/隠面消
去処理等の処理を行う画像生成装置と、フレームメモリ
に画像を描画する描画処理装置とを備えた画像処理シス
テムがある。画像生成装置では、上記のような処理の結
果として三角形や四角形などの基本図形(ポリゴン)を
描画用メモリであるフレームメモリに描画する描画命令
(ディスプレイリスト)を生成し、これを描画処理装置
へ送る。描画処理装置は、画像生成装置から送られてき
たディスプレイリストに従ってフレームメモリに画像の
描画を行う。このフレームメモリへの描画結果がビデオ
信号に変換され、ディスプレイに表示されて画像が視認
可能になる。
【0003】このような画像処理システムの応用分野
は、近年、急激に拡大しており、CAD(Computer Aid
ed Design)等の産業分野のみならず、映画やテレビ、
ビデオゲーム等のエンタテインメントの分野においても
広く利用されている。特に、エンタテインメントの分野
では、単にオブジェクトをディスプレイ上に表示するだ
けではなく、よりリアルな画像を高速に表現する能力が
要求されている。
【0004】コンピュータグラフィックスの表現力を向
上させてリアルな画像を得るための手法として、テクス
チャマッピングがある。テクスチャマッピングは、マッ
ピング用の画像として別に用意された2次元画像(絵
柄)、すなわちテクスチャを、オブジェクトを構成する
基本図形であるポリゴンに貼り付ける(マッピングす
る)手法である。しかし、テクスチャマッピングにより
得られる画像は、色に関する表現力を大幅に向上させる
ことはできるが、オブジェクトの表面の凹凸を表現する
ことが困難である。そのために、オブジェクトの表面が
滑らかすぎてリアルさに欠けるという問題がある。オブ
ジェクト表面の凹凸まで詳細にモデリングしてテクスチ
ャマッピングを行うと、非常にリアルな表現が可能であ
るが、データ量が多くなるために高速な画像処理ができ
なくなる。また、モデリング自体にも時間がかかるた
め、このような手法は現実的な手法とはいえない。
【0005】従来より、オブジェクトの表面に凹凸を簡
易に表現するための手法として、テクスチャマッピング
を応用したバンプマッピングがある。バンプマッピング
は、オブジェクトの表面を複数の分割面に分割して、各
分割面に、各々が独立して方向が定められた複数の法線
ベクトルをマッピングしておき、これらの法線ベクトル
に基づいてシェーディング処理を行って輝度値を求め、
求めた輝度値に応じた陰影付けを行うことで、オブジェ
クト表面上の不均質さや凹凸を擬似的に表現する手法で
ある。そのために、細かにモデリングされたオブジェク
トに似た画像を、より少ないデータ量で実現できる。
【0006】一方、コンピュータグラフィックスにおい
て、色についての変換が必要なときによく用いられるも
のとしてカラールックアップテーブル(Color LookUp T
able:以下、「CLUT」という。)がある。CLUT
は、コンピュータグラフィックスにおける色変換時の色
変換テーブルとして用いられている。CLUTは、色の
面からリアルな画像を提供するが、テクスチャマッピン
グ同様にモデリングによりリアルさが決まる。
【0007】
【発明が解決しようとする課題】バンプマッピングは、
オブジェクトの表面に凹凸を簡易に表現するための手法
として、現在のところ最も有効な手法の一つである。し
かし、バンプマッピングでは、各分割面にマッピングさ
れた各法線ベクトルがそれぞれ異なるベクトルであるた
めに、すべての法線ベクトルに基づくシェーディング処
理を行う必要がある。そのために、オブジェクト表面の
凹凸を、精細に表現しようとして、例えば、分割面を、
表示した際に1ピクセルの大きさに相当する大きさにし
て法線ベクトルをマッピングすると、シェーディング処
理に時間がかかってしまい、高速処理が実現できない。
【0008】本発明は、例えばバンプマッピングのよう
な画像処理を、画像の精細さにかかわらず高速に処理可
能にする手法を提供することを、その主たる課題とす
る。
【0009】
【課題を解決するための手段】上記の課題を解決する本
発明の画像処理方法は、画像処理の対象物の表面を複数
の分割面に分割し、各分割面の各々について、その垂直
方向を指向する第1法線ベクトルを導出するとともに、
導出した各第1法線ベクトルを当該分割面の陰影を表現
するための輝度値に変換する装置に、各々異なる輝度値
が対応付けられた所定数の第2法線ベクトルを用意して
おき、当該装置において、個々の分割面の第1法線ベク
トルを当該第1法線ベクトルの特徴に最も近似する第2
法線ベクトルに対応する輝度値に置き換える処理を実行
することを特徴とする、画像処理方法である。
【0010】本発明の他の画像処理方法は、画像処理の
対象物の表面に陰影付けを行う装置により実行される方
法であって、前記表面を複数の分割面に分割し、各分割
面の各々について、その垂直方向を指向する第1法線ベ
クトルを生成する過程と、各分割面の前記第1法線ベク
トルを、各々異なる輝度値に対応付けられた所定数の第
2法線ベクトルの中で、特徴が最も近似する第2法線ベ
クトルに対応付けされた輝度値に置き換え、置き換えた
輝度値に応じて各分割面に対する陰影付けを行う過程と
を含む、画像処理方法である。
【0011】上記課題を解決する本発明の画像処理装置
は、画像処理の対象物の表面を複数の分割面に分割し、
各分割面の各々について、その垂直方向を指向する第1
法線ベクトルを生成する手段と、それぞれが異なる輝度
値に対応付けされた所定数の第2法線ベクトルを生成す
るとともに、個々の分割面の前記第1法線ベクトルを、
前記所定数の第2法線ベクトルのうち最も特徴が近似す
る第2法線ベクトルに対応付けされた輝度値に置き換え
る手段と、置き換えられた輝度値に応じて各分割面に対
する陰影付けを行う手段と、を備える、画像処理装置で
ある。
【0012】本発明の他の画像処理装置は、画像処理の
対象物の表面を複数の分割面に分割し、分割面毎に、そ
の垂直方向を指向する第1法線ベクトルを生成する第1
の手段と、各々が異なる識別情報によって識別される所
定数の第2法線ベクトルを生成するとともに、複数の前
記第1法線ベクトルに、前記所定数の第2法線ベクトル
の中で特徴が最も近似する第2法線ベクトルの識別情報
を割り当てる第2の手段と、前記所定数の第2法線ベク
トルの各々の輝度値を導出するとともに、導出した輝度
値と導出に用いた第2法線ベクトルの識別情報とを対応
付けしたテーブルを作成する第3の手段と、複数の前記
第1法線ベクトルの各々に割り当てられた識別情報に応
じた輝度値を前記テーブルから読み出して当該分割面に
割り当てる第4の手段と、を備えており、複数の分割面
の各々に割り当てた輝度値により陰影を反映したテクス
チャをマッピングするように構成されている、画像処理
装置である。
【0013】これらの本発明では、各分割面の第1法線
ベクトルを、輝度値に対応付けられた第2法線ベクトル
の中で、最も特徴の近似する第2法線ベクトルに対応す
る輝度値に置き換えることにより、各分割面の陰影付け
を行って凹凸を表現する。すべての分割面の第1法線ベ
クトルを、その都度、輝度値に変換する従来のバンプマ
ッピングに比べ、第2法線ベクトルについてのみ輝度値
に変換すればよいので、例えば、第2法線ベクトルと輝
度値とを対応付けたテーブルを用意しておくことによ
り、輝度値を求める処理の分だけ、高速なバンプマッピ
ングが可能になる。また、第2法線ベクトルの数を、第
1法線ベクトルの数よりも少なくすると、例えば、テー
ブル作成の際に行う輝度値を導出する処理の回数も、従
来より少なくすることができる。
【0014】陰影付けが行なわれる前記オブジェクトの
前記表面は、例えば、1又は複数のポリゴンにより構成
されている。前記第1の手段は、各分割面の前記第1法
線ベクトルの各々を、例えば、前記表面の垂直方向を指
向する法線ベクトルに揺らぎを与えて生成する。これに
より、本来の表面の向きを全体として保ちながら表面上
に陰影を表現できる。また、前記第1の手段が、前記表
面を、例えば、少なくとも一部の分割面が1ピクセル分
の面となるように分割するようにすると、1ピクセル毎
に陰影を表現して精細な凹凸が表現できるようになる。
前記第2の手段を、前記第1法線ベクトルの数よりも少
ない数の前記第2法線ベクトルを生成するように構成し
てもよい。これにより、従来、すべての第1法線ベクト
ルについて求める必要があった輝度値を、第1法線ベク
トルの数より少ない第2法線ベクトル分だけ求めればよ
くなるので、単純に、輝度値を求める処理の処理量が減
ることになる。例えば、第2の手段は、前記第1法線ベ
クトルを方向別にグループ分けし、各々のグループに属
する第1法線ベクトルの平均から前記所定数の第2法線
ベクトルを生成する。
【0015】また、本発明による画像処理装置は、以下
のようなコンピュータプログラムを所定のコンピュー
タ、例えば、ゲーム専用コンピュータ装置や、家庭用コ
ンピュータ装置に読み込ませることにより実現すること
もできる。即ち、物体を表すオブジェクトの表面に陰影
付けを行うことにより当該表面に凹凸を表現するコンピ
ュータに、前記表面を複数の分割面に分割し、各分割面
について、その垂直方向を指向する第1法線ベクトルを
生成する処理、各分割面の前記第1法線ベクトルを、各
々異なる輝度値に対応付けられ且つ各々が異なる識別情
報により識別される所定数の第2法線ベクトルの中で、
特徴が最も近似する第2法線ベクトルの識別情報に置き
換える処理、置き換えた識別情報に応じて各分割面に輝
度値をマッピングし、マッピングした輝度値により当該
分割面の陰影付けを行う処理、を実行させるためのコン
ピュータプログラムがその一例である。
【0016】また、本発明の半導体デバイスは、プロセ
ッサを含んで構成され、このプロセッサが所定のコンピ
ュータプログラムを読み込んで実行することにより画像
処理の実行環境を構築する半導体デバイスであって、前
記画像処理が、画像処理の対象物の表面を複数の分割面
に分割し、各分割面について、その垂直方向を指向する
第1法線ベクトルを生成する処理と、各分割面の前記第
1法線ベクトルを、各々異なる輝度値に対応付けられ且
つ各々が異なる識別情報により識別される所定数の第2
法線ベクトルの中で、特徴が最も近似する第2法線ベク
トルの識別情報に置き換える処理と、置き換えた識別情
報に応じて各分割面に輝度値をマッピングし、マッピン
グした輝度値により当該分割面の陰影付けを行う処理と
を含むものである。
【0017】
【発明の実施の形態】以下、本発明の実施の形態を詳細
に説明する。本発明の画像処理装置は、コンピュータプ
ログラムを読み込んで実行することによって、画像処理
に関する種々の機能を形成するコンピュータにより実現
される。この実施形態によるコンピュータ1は、例えば
図1にそのハードウェア構成を示すように、それぞれ固
有の機能を有する複数の半導体デバイスが接続されたメ
インバスB1とサブバスB2の2本のバスを有してお
り、画像処理技術を用いたエンタテインメント処理を実
行できるようにしたものである。これらのバスB1、B
2は、必要に応じて、バスインタフェースINTを介し
て互いに接続され又は切り離されるようになっている。
【0018】メインバスB1には、画像処理の実行環境
を構築するための主たる半導体デバイスであるメインC
PU10と、RAMで構成されるメインメモリ11と、
メインDMAC(Direct Memory Access Controller)
12と、MPEG(Moving Picture Experts Group)デ
コーダ(MDEC)13と、描画用メモリとなるフレー
ムメモリ15を内蔵する描画処理装置(Graphic Proces
sing Unit、以下、「GPU」)14が接続される。G
PU14には、フレームメモリ15に描画されたデータ
を図外のディスプレイで表示できるようにするためのビ
デオ出力信号を生成するCRTC(CRT controller)1
6が接続される。
【0019】メインCPU10は、コンピュータ1の起
動時にサブバスB2上のROM23から、バスインタフ
ェースINTを介して起動プログラムを読み込み、その
起動プログラムを実行してオペレーティングシステムを
動作させる。また、メディアドライブ27を制御すると
ともに、このメディアドライブ27に装着されたメディ
ア28からアプリケーションプログラムやデータを読み
出し、これをメインメモリ11に記憶させる。さらに、
メディア28から読み出した各種データ、例えば複数の
基本図形(ポリゴン)で構成された3次元オブジェクト
データ(ポリゴンの頂点の座標値など)に対して、オブ
ジェクトの形状や動き等を表現するためのジオメトリ処
理(座標値演算処理)を行う。ジオメトリ処理によりポ
リゴン定義情報(使用するポリゴンの形状及びその描画
位置、ポリゴンを構成する素材の種類、色調、質感等の
指定)をその内容とするディスプレイリストを生成す
る。
【0020】GPU14は、描画コンテクスト(ポリゴ
ンの素材を含む描画用のデータ)を保持しており、メイ
ンCPU10から通知されるディスプレイリストに従っ
て必要な描画コンテクストを読み出してレンダリング処
理(描画処理)を行い、フレームメモリ15にポリゴン
を描画する機能を有する半導体デバイスである。フレー
ムメモリ15は、これをテクスチャメモリとしても使用
できる。そのため、フレームメモリ15上のピクセルイ
メージをテクスチャとして描画するポリゴンに貼り付け
ることができる。
【0021】メインDMAC12は、メインバスB1に
接続されている各回路を対象としてDMA転送制御を行
うとともに、バスインタフェースINTの状態に応じ
て、サブバスB2に接続されている各回路を対象として
DMA転送制御を行う半導体デバイスであり、MDEC
13は、メインCPU10と並列に動作し、MPEG
(Moving Picture Experts Group)方式あるいはJPE
G(Joint Photographic Experts Group)方式等で圧縮
されたデータを伸張する機能を有する半導体デバイスで
ある。
【0022】サブバスB2には、マイクロプロセッサな
どで構成されるサブCPU20、RAMで構成されるサ
ブメモリ21、サブDMAC22、オペレーティングシ
ステムなどの制御プログラムが記憶されているROM2
3、サウンドメモリ25に蓄積された音データを読み出
してオーディオ出力として出力する音声処理用半導体デ
バイス(SPU(sound processing unit))24、図
示しないネットワークを介して外部装置と情報の送受信
を行う通信制御部(ATM)26、CD−ROMやDV
D−ROMなどのメデイア28を装着するためのメディ
アドライブ27及び入力部31が接続されている。
【0023】サブCPU20は、ROM23に記憶され
ている制御プログラムに従って各種動作を行う。サブD
MAC22は、バスインタフェースINTがメインバス
B1とサブバスB2を切り離している状態においての
み、サブバスB2に接続されている各回路を対象として
DMA転送などの制御を行う半導体デバイスである。入
力部31は、操作装置33からの入力信号が入力される
接続端子32を備える。なお、本明細書では、画像につ
いてのみ説明を行い、便宜上、音声についての説明は省
略する。
【0024】このように構成されるコンピュータ1は、
メインCPU10、GPU14が、ROM23及びメデ
ィア28等の記録媒体から本発明のコンピュータプログ
ラムを読み込むことにより、画像処理装置100として
動作するうえで必要な機能ブロック、即ち、図2に示す
ような、法線ベクトルマッピング部101、法線ベクト
ル置換部102、輝度値導出部103、CLUT10
4、輝度値マッピング部105、描画処理部106、ジ
オメトリ処理部107を形成する。図1に示したハード
ウェアとの関係では、GPU14により、法線ベクトル
マッピング部101、法線ベクトル置換部102、輝度
値導出部103、CLUT104、輝度値マッピング部
105、描画処理部106が形成される。メインCPU
10により、ジオメトリ処理部107が形成される。
【0025】画像処理装置100は、法線ベクトルに基
づいて輝度値を求める処理の処理量を減らして、高速に
バンプマッピングを実現できるように構成されている。
具体的には、バンプマッピングが行われる面を分割した
分割面毎の法線ベクトル(個別法線ベクトル)を、分割
面の数よりも少ない所定数の基準法線ベクトルのうち最
も特徴が似ている基準法線ベクトルに置き換える。そし
て、基準法線ベクトルの各々について輝度値を求める。
そして、これらの輝度値に基づいて各分割面の陰影付け
を行う。これにより、その面についての凹凸が表現され
る。
【0026】次に、画像処理装置100が有する各機能
ブロックについて説明する。ジオメトリ処理部107
は、操作装置33等からの入力に応じてジオメトリ処理
を行い、そのジオメトリ処理の結果として、ディスプレ
イリストを生成する。生成されるディスプレイリストに
おいて、バンプマッピングが行われるポリゴンについて
は、例えばバンプマッピングの対象となる旨を表す情報
が付加されており、バンプマッピングの対象となるポリ
ゴンがわかるようになっている。バンプマッピングを行
うか否かは、例えば、モデリング時に開発者によって決
められている。
【0027】法線ベクトルマッピング部101は、ジオ
メトリ処理部107により生成されたディスプレイリス
トに基づいて、バンプマッピングを行うポリゴンを特定
し、特定したポリゴンの面を分割して、各分割面に個別
法線ベクトルをマッピングする。各個別法線ベクトルは
他の個別法線ベクトルとは独立に方向が定められてい
る。つまり、ポリゴンの面を分割した複数の分割面の各
々に、他の分割面とは独立に方向が決められた個別法線
ベクトルをマッピングする。個別法線ベクトルは、例え
ば、ポリゴンの面の垂直方向を指向する法線ベクトルに
揺らぎを与え、この揺らぎにより方向をランダムに変化
させて決めるようにするとよい。また、分割面毎の個別
法線ベクトルが、ディスプレイリストに、ポリゴンを表
現する情報の一部として含まれるようにしてもよい。
【0028】法線ベクトル置換部102は、ポリゴンの
各分割面にマッピングされた個別法線ベクトルを、各々
異なる識別情報によって識別される複数の基準法線ベク
トルの中で、特徴が最も近似する基準法線ベクトルに置
き換え、置き換えた基準法線ベクトルの識別情報を当該
分割面にマッピングする。特徴の最も近似する基準法線
ベクトルとは、例えば、ベクトルの方向が近似する基準
法線ベクトルである。基準法線ベクトルには、例えば、
個別法線ベクトルをベクトル量子化して、すべての個別
法線ベクトルを方向別にグループ分けし、各グループに
おける個別法線ベクトルの平均のベクトルを用いること
ができる。また、基準法線ベクトルは、モデリングの際
に予め用意するようにしてもよい。基準法線ベクトルの
数は、個別法線ベクトルの数よりも少なくする。
【0029】輝度値導出部103は、各基準法線ベクト
ルに基づいて輝度値を導出する。例えば、基準法線ベク
トルに基づいてシェーディング処理を行うことにより、
輝度値を導出する。輝度値導出部103は、導出した輝
度値を、該当する基準法線ベクトルの識別情報とともに
CLUT104に書き込む。CLUT104は、輝度値
導出部103により導出された輝度値が、該当する基準
法線ベクトルの識別情報とともに書き込まれるテーブル
である。図5は、CLUT104の例示図である。ここ
では、ポリゴン1という名前のポリゴンの、基準法線ベ
クトルを識別するための識別情報「1」〜「8」と、各
識別情報に対応する輝度値「α1」〜「α8」とが対応
付けられて記録されている。
【0030】輝度値マッピング部105は、識別情報が
マッピングされたポリゴンの各分割面に、CLUT10
4を参照して、該当する識別情報に対応する輝度値をマ
ッピングする。描画処理部106は、ディスプレイリス
トに応じた画像をフレームメモリ15に描画する。特
に、輝度値マッピング部105で輝度値がマッピングさ
れたポリゴンには、ディスプレイリストにより当該ポリ
ゴンにマッピングするように指示されたテクスチャに輝
度値を反映させて描画する。
【0031】以上のような画像処理装置100により、
次に示すような手順でバンプマッピングを行うことがで
きる。図3は本発明の画像処理装置100によるバンプ
マッピングの処理手順を示すフローチャートである。ジ
オメトリ処理部107により生成されたディスプレイリ
ストは、法線ベクトルマッピング部101に送られる。
法線ベクトルマッピング部101は、ジオメトリ処理部
107から送られたディスプレイリストを取得する(ス
テップS101)。次いで、法線ベクトルマッピング部
101は、ディスプレイリストによりバンプマッピング
の対象となるポリゴンを特定する(ステップS10
2)。バンプマッピングの対象となるポリゴンが複数あ
る場合には、そのすべてを特定する。
【0032】バンプマッピングの対象となるポリゴンを
特定すると、法線ベクトルマッピング部101は、特定
したポリゴンの面を複数の分割面に分割し、各分割面に
個別法線ベクトルをマッピングする(ステップS10
3)。この実施形態では、ディスプレイに表示した際
に、分割面が1ピクセルの大きさとなるようにポリゴン
の面を分割する。つまり、個別法線ベクトルを、ポリゴ
ンを構成する全ピクセルに対してマッピングする。これ
により、凹凸の精細な表現が可能となる。図4(a)
は、ピクセル単位で個別法線ベクトルがマッピングされ
たポリゴンを例示した図である。一つのピクセルを一つ
の四角形で表しており、20ピクセルで一つの四角形の
ポリゴンをなしている。各ピクセルには、矢印で表され
る個別法線ベクトルがマッピングされている。各個別法
線ベクトルは、他の分割面の個別法線ベクトルとは独立
に、その方向が定められている。
【0033】法線ベクトル置換部102では、ポリゴン
の各ピクセルにマッピングされた個別法線ベクトルを、
複数の基準法線ベクトルの中で特徴が最も近似する基準
法線ベクトルに置き換える(ステップS104)。この
実施形態では、ピクセル毎にマッピングされた個別法線
ベクトルを、8個の基準法線ベクトルの中で特徴が最も
近似するものに置き換える。そして、置き換えた基準法
線ベクトルを識別する識別情報を、各分割面上にマッピ
ングする(ステップS105)。図4(b)は、以上の
ようにして、識別情報を各ピクセルにマッピングしたと
きのポリゴンを例示した図である。
【0034】輝度値導出部103は、基準法線ベクトル
のそれぞれに基づいてシェーディング処理を行い、シェ
ーディング処理の結果として得られる輝度値をCLUT
104に書き込む(ステップS106)。つまり、8個
の基準法線ベクトルの各々に基づいてシェーディング処
理を行い、それぞれの輝度値を導出する。基準法線ベク
トルの識別情報と導出した輝度値とを対応付けしてCL
UT104に書き込み、図5に示すようなテーブルを作
成する。バンプマッピングの対象となるポリゴンが複数
の場合は、それぞれのポリゴンについて同様のテーブル
を作成する。つまり、ポリゴン2、ポリゴン3、…、と
いうように同様のテーブルを増やしていく。
【0035】基準法線ベクトルの数だけしかシェーディ
ング処理を行う必要がないために、マッピングされるす
べての個別法線ベクトルの各々に基づいてシェーディン
グ処理を行う必要のあった従来のバンプマッピングより
も、大幅に輝度値を導出する処理の時間を短縮できる。
例えば、図4(a)の場合、従来は20個の個別法線ベ
クトルの各々に基づいてシェーディング処理を行って輝
度値を求める必要があったが、本実施形態では、8個の
基準法線ベクトルに基づいてシェーディング処理を行っ
て輝度値を求めれば済むことになる。基準法線ベクトル
の数は、任意に設定可能であり、凹凸の面の方向を微妙
に変化させて精細に表現したい場合には、その数を増や
せばよく、高速に処理を行いたい場合には、その数を減
らせばよい。基準法線ベクトルの個数は、得られる画像
の凹凸面の方向の数と処理速度とに応じて決めればよ
い。
【0036】次いで、輝度値マッピング部105によ
り、各分割面に輝度値のマッピングを行う(ステップS
107)。つまり、輝度値マッピング部105が、ポリ
ゴンの各分割面に、マッピングされている識別情報に応
じた輝度値を、CLUT104から読み取ってマッピン
グする。図4(c)は、各ピクセルに輝度値がマッピン
グされたポリゴンを例示した図である。
【0037】バンプマッピングの対象となるポリゴンが
複数ある場合には、該当するすべてのポリゴンについ
て、ステップS103〜ステップS107の処理を繰り
返し行う(ステップS108:N)。バンプマッピング
の対象となるすべてのポリゴンについて、ステップS1
03〜ステップS107の処理が終了すると(ステップ
S108:Y)、描画処理部106は、ディスプレイリス
トに基づいて、すべてのポリゴン等をフレームメモリ1
5に描画する。このとき、ステップS107で輝度値が
マッピングされたポリゴンに貼り付けられるテクスチャ
は、輝度値が反映されたものとなる(ステップS10
9)。このようにしてフレームメモリ15上に描画され
た画像を、CRTC16によりビデオ出力に変換して所
定のディスプレ装置に表示させることにより、バンプマ
ッピングが行われて、陰影により凹凸が表現されたポリ
ゴンを含んだ画像が視認可能になる。なお、テクスチャ
をマッピングしない場合は、輝度値をRGB値として直
接フレームメモリ15上に描画するようにしてもよい。
【0038】以上のような処理により得られるポリゴン
の画像は、ピクセル毎にマッピングされた個別法線ベク
トルに基づいてバンプマッピングが行われているので、
凹凸が精細に表現されたものとなる。また、個別法線ベ
クトルよりも少ない基準法線ベクトルについてのみ輝度
値を導出すればよいので、全体として高速なバンプマッ
ピングが実現できる。つまり、画像を十分に精細に表示
していても、そのための処理の負荷は、基準法線ベクト
ルの数により決まるために、画像の精細さを保ちつつ従
来よりも処理を速く終了させることができる。
【0039】以上の説明では、ポリゴンの面単位による
バンプマッピングを説明したが、これに限らず、オブジ
ェクト単位、すなわち画像処理の対象物の表面全体で上
記のようなバンプマッピングを行うようにしてもよい。
また、本実施形態では、基準法線ベクトルを識別するた
めの識別情報及び輝度値を、個別法線ベクトルを基にし
て生成するようにしたが、これに限らず、予め基準法線
ベクトルの識別情報及び輝度値を用意しておくようにし
てもよい。このようにすると、CLUT104を生成す
る必要が無く、個別法線ベクトルを、近似する基準法線
ベクトルに対応する輝度値に直接置き換えるようにする
こともできる。
【0040】
【発明の効果】以上のような本発明により、画像の精細
さにかかわらず、従来よりも高速なバンプマッピングを
簡易に実現できるようになる。
【図面の簡単な説明】
【図1】本実施形態のコンピュータのハードウェア構成
図である。
【図2】本実施形態の画像処理装置の主要機能ブロック
図である。
【図3】本実施形態のバンプマッピングのフローチャー
トである。
【図4】図4(a)は個別法線ベクトルがマッピングさ
れたポリゴンの例示図、図4(b)は識別情報がマッピ
ングされたポリゴンの例示図、図4(c)は輝度値がマ
ッピングされたポリゴンの例示図である。
【図5】CLUTの例示図である。
【符号の説明】
1 コンピュータ 100 画像処理装置 101 法線ベクトルマッピング部 102 法線ベクトル置換部 103 輝度値導出部 104 CLUT 105 輝度値マッピング部 106 描画処理部 107 ジオメトリ処理部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡 正昭 東京都港区赤坂7丁目1番1号 株式会社 ソニー・コンピュータエンタテインメント 内 (72)発明者 吉岡 直人 東京都港区赤坂7丁目1番1号 株式会社 ソニー・コンピュータエンタテインメント 内 Fターム(参考) 5B080 AA14 AA15 GA11 GA23

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 画像処理の対象物の表面を複数の分割面
    に分割し、各分割面の各々について、その垂直方向を指
    向する第1法線ベクトルを生成するとともに各第1法線
    ベクトルを当該分割面の陰影を表現するための輝度値に
    変換する装置に、各々異なる輝度値が対応付けられた所
    定数の第2法線ベクトルを用意しておき、当該装置にお
    いて、個々の分割面の第1法線ベクトルを、当該第1法
    線ベクトルの特徴に最も近似する第2法線ベクトルに対
    応する輝度値に置き換える過程を含む、 画像処理方法。
  2. 【請求項2】 画像処理の対象物の表面に陰影付けを行
    う装置により実行される方法であって、 前記表面を複数の分割面に分割し、複数の分割面の各々
    について、その垂直方向を指向する第1法線ベクトルを
    生成する過程と、 各分割面の前記第1法線ベクトルを、各々異なる輝度値
    に対応付けられた所定数の第2法線ベクトルの中で、特
    徴が最も近似する第2法線ベクトルに対応付けされた輝
    度値に置き換え、置き換えた輝度値に応じて各分割面に
    対する陰影付けを行う過程とを含む、 画像処理方法。
  3. 【請求項3】 画像処理の対象物の表面を複数の分割面
    に分割し、各分割面の各々について、その垂直方向を指
    向する第1法線ベクトルを生成する手段と、 それぞれが異なる輝度値に対応付けされた所定数の第2
    法線ベクトルを生成するとともに、個々の分割面の前記
    第1法線ベクトルを、前記所定数の第2法線ベクトルの
    うち最も特徴が近似する第2法線ベクトルに対応付けさ
    れた輝度値に置き換える手段と、 置き換えられた輝度値に応じて各分割面に対する陰影付
    けを行う手段と、を備える、 画像処理装置。
  4. 【請求項4】 画像処理の対象物の表面を複数の分割面
    に分割するとともに分割面毎にその垂直方向を指向する
    第1法線ベクトルを生成する第1の手段と、 各々が異なる識別情報によって識別される所定数の第2
    法線ベクトルを生成するとともに複数の前記第1法線ベ
    クトルに前記所定数の第2法線ベクトルの中で特徴が最
    も近似する第2法線ベクトルの識別情報を割り当てる第
    2の手段と、 前記所定数の第2法線ベクトルの各々の輝度値を導出す
    るとともに導出した輝度値と導出に用いた第2法線ベク
    トルの識別情報とを対応付けしたテーブルを作成する第
    3の手段と、 複数の前記第1法線ベクトルの各々に割り当てられた識
    別情報に応じた輝度値を前記テーブルから読み出して当
    該分割面に割り当てる第4の手段とを備え、 複数の分割面の各々に割り当てた輝度値により陰影を反
    映したテクスチャをマッピングするように構成されてい
    る、 画像処理装置。
  5. 【請求項5】 前記表面が、1又は複数のポリゴンによ
    り構成されている、 請求項3又は4記載の画像処理装置。
  6. 【請求項6】 前記第1の手段は、各分割面の前記第1
    法線ベクトルの各々を、前記表面の垂直方向を指向する
    法線ベクトルに揺らぎを与えて生成するように構成され
    ている、 請求項4記載の画像処理装置。
  7. 【請求項7】 前記第1の手段は、前記表面を、少なく
    とも一部の分割面が1ピクセル分の面となるように分割
    するように構成されている、 請求項4記載の画像処理装置。
  8. 【請求項8】 前記第2の手段は、前記第1法線ベクト
    ルの数よりも少ない数の前記第2法線ベクトルを生成す
    るように構成される、 請求項4記載の画像処理装置。
  9. 【請求項9】 前記第2の手段は、前記第1法線ベクト
    ルを方向別にグループ分けし、各々のグループに属する
    第1法線ベクトルの平均から前記所定数の第2法線ベク
    トルを生成するように構成されている、 請求項4記載の画像処理装置。
  10. 【請求項10】 画像処理の対象物の表面に陰影付けを
    行うことにより当該表面に凹凸を表現するコンピュータ
    に、 前記表面を複数の分割面に分割し、各分割面について、
    その垂直方向を指向する第1法線ベクトルを生成する処
    理、 各分割面の前記第1法線ベクトルを、各々異なる輝度値
    に対応付けられ且つ各々が異なる識別情報により識別さ
    れる所定数の第2法線ベクトルの中で、特徴が最も近似
    する第2法線ベクトルの識別情報に置き換える処理、 置き換えた識別情報に応じて各分割面に輝度値をマッピ
    ングし、マッピングした輝度値により当該分割面の陰影
    付けを行う処理、 を実行させるためのコンピュータプログラム。
  11. 【請求項11】 プロセッサを含んで構成され、このプ
    ロセッサが所定のコンピュータプログラムを読み込んで
    実行することにより画像処理の実行環境を構築する半導
    体デバイスであって、 前記画像処理が、 画像処理の対象物の表面を複数の分割面に分割し、各分
    割面について、その垂直方向を指向する第1法線ベクト
    ルを生成する処理と、 各分割面の前記第1法線ベクトルを、各々異なる輝度値
    に対応付けられ且つ各々が異なる識別情報により識別さ
    れる所定数の第2法線ベクトルの中で、特徴が最も近似
    する第2法線ベクトルの識別情報に置き換える処理と、 置き換えた識別情報に応じて各分割面に輝度値をマッピ
    ングし、マッピングした輝度値により当該分割面の陰影
    付けを行う処理とを含むものである、 半導体デバイス。
JP2001310309A 2000-10-24 2001-10-05 画像処理方法、画像処理装置、コンピュータプログラム、半導体デバイス Pending JP2002203255A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001310309A JP2002203255A (ja) 2000-10-24 2001-10-05 画像処理方法、画像処理装置、コンピュータプログラム、半導体デバイス
AU2001296002A AU2001296002A1 (en) 2000-10-24 2001-10-23 Image processing method for realizing quick bump mapping, image processing device, computer program, and semiconductor device
KR10-2003-7004921A KR20040004393A (ko) 2000-10-24 2001-10-23 고속의 범프 매핑을 실현하기 위한 화상 처리 방법, 화상처리 장치, 컴퓨터 프로그램 및 반도체 디바이스
PCT/JP2001/009294 WO2002035475A1 (fr) 2000-10-24 2001-10-23 Procede de traitement d'image permettant de realiser un mappage de relief rapide, dispositif de traitement d'image, programme informatique et dispositif a semi-conducteur
EP01976820A EP1331606A4 (en) 2000-10-24 2001-10-23 IMAGE PROCESSING METHOD FOR REALIZING RAPID RELIEF MAPPING, IMAGE PROCESSING DEVICE, COMPUTER PROGRAM, AND SEMICONDUCTOR DEVICE
US10/002,312 US6756979B2 (en) 2000-10-24 2001-10-24 Image processing method, image processing apparatus, computer program, and semiconductor device
TW090126274A TWI233062B (en) 2000-10-24 2001-10-24 Image processing method, image processing apparatus, recording medium, and semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-324553 2000-10-24
JP2000324553 2000-10-24
JP2001310309A JP2002203255A (ja) 2000-10-24 2001-10-05 画像処理方法、画像処理装置、コンピュータプログラム、半導体デバイス

Publications (1)

Publication Number Publication Date
JP2002203255A true JP2002203255A (ja) 2002-07-19

Family

ID=26602684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001310309A Pending JP2002203255A (ja) 2000-10-24 2001-10-05 画像処理方法、画像処理装置、コンピュータプログラム、半導体デバイス

Country Status (7)

Country Link
US (1) US6756979B2 (ja)
EP (1) EP1331606A4 (ja)
JP (1) JP2002203255A (ja)
KR (1) KR20040004393A (ja)
AU (1) AU2001296002A1 (ja)
TW (1) TWI233062B (ja)
WO (1) WO2002035475A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006048961A1 (ja) 2004-11-01 2006-05-11 Sony Computer Entertainment Inc. 描画処理装置および描画処理方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6999074B2 (en) * 2002-11-22 2006-02-14 Intel Corporation Building image-based models by mapping non-linear optimization to streaming architectures
US8775997B2 (en) 2003-09-15 2014-07-08 Nvidia Corporation System and method for testing and configuring semiconductor functional circuits
US8775112B2 (en) * 2003-09-15 2014-07-08 Nvidia Corporation System and method for increasing die yield
US8732644B1 (en) 2003-09-15 2014-05-20 Nvidia Corporation Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits
US6880940B1 (en) * 2003-11-10 2005-04-19 Honda Motor Co., Ltd. Magnesium mirror base with countermeasures for galvanic corrosion
US8711161B1 (en) 2003-12-18 2014-04-29 Nvidia Corporation Functional component compensation reconfiguration system and method
US8723231B1 (en) 2004-09-15 2014-05-13 Nvidia Corporation Semiconductor die micro electro-mechanical switch management system and method
US8711156B1 (en) 2004-09-30 2014-04-29 Nvidia Corporation Method and system for remapping processing elements in a pipeline of a graphics processing unit
US8021193B1 (en) * 2005-04-25 2011-09-20 Nvidia Corporation Controlled impedance display adapter
US7793029B1 (en) 2005-05-17 2010-09-07 Nvidia Corporation Translation device apparatus for configuring printed circuit board connectors
US7747106B2 (en) * 2005-06-13 2010-06-29 Sarnoff Corporation Method and system for filtering, registering, and matching 2.5D normal maps
US9092170B1 (en) 2005-10-18 2015-07-28 Nvidia Corporation Method and system for implementing fragment operation processing across a graphics bus interconnect
US8417838B2 (en) * 2005-12-12 2013-04-09 Nvidia Corporation System and method for configurable digital communication
US8412872B1 (en) 2005-12-12 2013-04-02 Nvidia Corporation Configurable GPU and method for graphics processing using a configurable GPU
US8724483B2 (en) 2007-10-22 2014-05-13 Nvidia Corporation Loopback configuration for bi-directional interfaces
US8453019B2 (en) * 2007-11-06 2013-05-28 Nvidia Corporation Method and system for a free running strobe tolerant interface
US8072841B2 (en) * 2008-12-10 2011-12-06 Westerngeco L.L.C. Adaptive wavefront reconstruction
US9331869B2 (en) * 2010-03-04 2016-05-03 Nvidia Corporation Input/output request packet handling techniques by a device specific kernel mode driver

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0814854B2 (ja) * 1985-10-11 1996-02-14 株式会社日立製作所 三次元図形表示装置
GB9406510D0 (en) * 1994-03-31 1994-05-25 Argonaut Software Limited Bump mapping in 3-d computer graphics
US5900881A (en) * 1995-03-22 1999-05-04 Ikedo; Tsuneo Computer graphics circuit
US5880736A (en) * 1997-02-28 1999-03-09 Silicon Graphics, Inc. Method system and computer program product for shading
JPH11353498A (ja) * 1998-06-09 1999-12-24 Nec Software Shikoku Ltd 三次元画像処理方法および装置
US6552726B2 (en) * 1998-07-17 2003-04-22 Intel Corporation System and method for fast phong shading
JP3502024B2 (ja) * 1999-09-10 2004-03-02 株式会社ソニー・コンピュータエンタテインメント 画像処理装置、記録媒体および画像処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006048961A1 (ja) 2004-11-01 2006-05-11 Sony Computer Entertainment Inc. 描画処理装置および描画処理方法
US7692662B2 (en) 2004-11-01 2010-04-06 Sony Computer Entertainment Inc. Graphic processing apparatus and method

Also Published As

Publication number Publication date
EP1331606A1 (en) 2003-07-30
US6756979B2 (en) 2004-06-29
US20020158869A1 (en) 2002-10-31
KR20040004393A (ko) 2004-01-13
EP1331606A4 (en) 2008-12-17
TWI233062B (en) 2005-05-21
AU2001296002A1 (en) 2002-05-06
WO2002035475A1 (fr) 2002-05-02

Similar Documents

Publication Publication Date Title
JP2002203255A (ja) 画像処理方法、画像処理装置、コンピュータプログラム、半導体デバイス
JP3647487B2 (ja) テクスチャマッピング装置
JP3926866B2 (ja) 情報処理装置、情報処理方法、及び描画システム
US5850540A (en) Method and apparatus for time-sharing CPU system bus in image generation system
JP2004213641A (ja) 画像処理装置、画像処理方法、情報処理装置、情報処理システム、半導体デバイス、コンピュータプログラム
JPH07281652A (ja) 画像処理装置
US5760782A (en) Method and apparatus for generating images
US7212215B2 (en) Apparatus and method for rendering an antialiased image
JP2004005452A (ja) 画像処理装置、画像処理方法、半導体デバイス、コンピュータプログラム、記録媒体
US6392643B1 (en) Image generation apparatus
JP3548642B2 (ja) 画像情報生成装置及び方法、画像情報処理装置及び方法、並びに記録媒体
JP2002157604A (ja) テクスチャ描画方法、エンタテインメント装置および記録媒体
JP2006277772A (ja) 情報処理装置、情報処理方法、情報処理プログラム、記録媒体、及び情報提供装置
US6831639B2 (en) Computer readable storage medium storing 3-D game image processing program, 3-D game image processing method, video game machine, and 3-D game image processing program
JP3910259B2 (ja) 画像処理装置および方法、並びにレンダリング装置および方法
JP3468985B2 (ja) グラフィック描画装置、グラフィック描画方法
JP3706545B2 (ja) 画像の生成方法及びそれに用いるプログラム
US20030071825A1 (en) Image rendering method
JPH06161876A (ja) 画像処理方法
JP3652586B2 (ja) 画像描画システム
JP2001084405A (ja) ポリゴン画像形成方法及び、これを用いた画像処理装置
JP2002140725A (ja) 画像処理方法、画像処理装置、半導体デバイス、コンピュータプログラム及び記録媒体
JP4025796B2 (ja) 画像処理方法および装置
JPH103466A (ja) 中央演算処理装置およびこれを用いた画像生成装置
JP4271270B2 (ja) データ記憶装置、データ記憶装置の制御装置とその方法および画像生成装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040302

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040402