JPH01206692A - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法

Info

Publication number
JPH01206692A
JPH01206692A JP3228988A JP3228988A JPH01206692A JP H01206692 A JPH01206692 A JP H01206692A JP 3228988 A JP3228988 A JP 3228988A JP 3228988 A JP3228988 A JP 3228988A JP H01206692 A JPH01206692 A JP H01206692A
Authority
JP
Japan
Prior art keywords
plating layer
wiring board
electroless plating
photosensitive resin
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3228988A
Other languages
English (en)
Inventor
Munetake Yamada
宗勇 山田
Toru Higuchi
徹 樋口
Takeshi Kano
武司 加納
Hiroshi Yanagida
柳田 浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP3228988A priority Critical patent/JPH01206692A/ja
Publication of JPH01206692A publication Critical patent/JPH01206692A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は、チ/ブキャリアの基板などとして用いられる
プリン)配線板の製造方法に関するものである。
【従来の技術】
半導体のチップキャリアなどとしてPGAやLCCが製
品化されているか゛、これらのチップキャリアにおいて
半導体チップを実装する基板としてプリント配線機が使
用されている。このようなプリント配線板においては半
導体チップを実装するためのキャビティとして凹所が形
成されており、凹所内には半導体チップとワイヤーボン
ディングなどで接続する回路か設けられている。そして
このように凹所内に回路を設けたプリント配線板を製造
する方法としては、第4図や第5図のものが考えられる
。 ナなわち、配線基板4は例えば二枚の樹脂積層板4a、
4bを積層して多層に形成されるものであり、第1図(
a)のように」二の積層板4aから下の積層板41〕の
上部にかけて凹所2が設けである。面積層板4a、41
〕間には銅箔なと金属箔のエッチングで形成した回路3
か設けてあって、この回路3は凹所2内に露出するよう
に形成してあり、また凹所2の底部内面にもメッキで形
成した回路3が設けである。さらにこの配線基数4の上
下両面にはそれぞれ銅箔なと金R箔1が積層接着してあ
り、また配線基板4(こはスルーボール10が穿孔加工
して設けである。そしてまず第1図(a)のように、凹
所2内に形成した回路30表面をそれぞれエツチングレ
ノスト5で覆う。エツチングレジスト5としては例えば
金メッキや半田メッキ等の後述するエツチング液によっ
て溶wIすれない金属などを用いることができる。次ぎ
にこの配線基板4の外面の全面に第1図(1))のよう
に無電M銅メッキによって無電解メッキ層6を形成する
。無電解メッキは配線基板4を無電解メッキ液に浸漬し
ておこなうために、無電解メッキ層6は凹所2内やスル
ーホール10内も含む配線基板4の全面に形r11¥れ
ることになる。 このように配線基板4に無電解メッキ層6を形成したの
ちに、第4図の方法で配線基板4に回路形成をする。第
4図は半田メ・/キ法とも称することができる方法であ
り、まず配線基板4の」−下面面にドライフィルムレノ
スト14を貼る。ドライフィルムレノスト14はフィル
ム状の7オトレシストで形成されるものであり、露光し
て炭酸ソーブ溶液などの現像液で現像することによって
、配線基板4の上下両面の回路を形成すべき箇所のドラ
イフィルムレノスト14を除去する。従って第4図(a
)のように、配線基板4の表面の回路を形成しない箇所
がドライフィルムレノスト14で覆われることになる。 次ぎに配線基板4を電気銅メッキ液に浸漬すると共に無
電解メッキM6に通電することによって電気メッキ層8
を形成し、さらに電気半田メッキ液に浸漬すると共に無
電解メッキ層6に通電することによって電気半田メッキ
層9を形成する。このとき、第4図()〕)のように電
気メッキWI6はドライフィルムレジスト14で覆われ
ていす露出している箇所において無電解メッキ層6の表
面に形成されると共に、電気半田メッキ層9は電気メッ
キ層8の上に形成されることになる。こののちに配線基
板4を覆うドライフィルムレジスト14をカセイソーダ
液などを用いて溶解除去すると共に、次いで配線基板4
をエツチング液に浸漬してエツチング処理することによ
って、ドライフィルムレノスト14の除去で露出する部
分の無電解メッキN6及び*属M1をエツチング除去す
る。エツチング液としてはアルカリ性アンモニア溶液や
塩化第2鉄溶液など銅は溶解するが半田は溶解しないも
のが用いられるものであり、従って電気半田メッキ層9
で覆われている部分は電気半田メッキN9がレジストと
なってエツチング液は作用せず、この部分の電気半田メ
ッキ層9や金属箔1はエツチング除去されない。そして
こののちに電気半田メッキ層9を溶解などして剥離する
。このようにして第4図(c)に示すような、金属箔1
と無電解メッキ層6と電気メッキ層8とが積層された回
路15やランド16を配線基板4の」二下両面にそれぞ
れ設けたプリント配線板Aを作成することができ、また
スルーホール1o内には無電解メッキ層6と電気メッキ
層8が積層されたスルーホールメッキ/F11.7を形
成することができるのである。 また、第5図はパネルメッキ−テンティング法とも称す
ることができる方法であり、第1図(1〕)のようにし
て配線基板4の表面の全面に無電解メッキJr46を形
成したのちに、無電解メ・ンキ層6に通電して金属銅メ
ッキをおこなυ・、第5図(、)のように無電解メッキ
層6の表面の全面に亘って金属メッキ層8を形成する。 次ぎに配線基板4の」ユ下両面にドライフィルムレノス
ト14を貼り、露光して現像することによって、配線基
板4の上下両面の回路を形成すべき箇所以外の箇所のド
ライフィルム17ソスト14を除去し、第5図(1))
のよう(こ配線基板4の回路を形成すべき箇所をドライ
フィルムレジスト14で被覆させる。こののちに配線基
板4をエツチング液に浸漬してエッチング処理すること
によって、ドライフィルムレノスト14で覆われていな
い箇所の電気メッキ層8、無電解メッキ層6及び金属箔
1をエツチング除去する。 そしてこののちにドライフィルムレノスト14を除去す
ることによって、第5図(c)に示すような、金属箔1
と無電解メッキ層6と電気メッキ層8とが積Nされた回
路15やランド1Gを配線基板4の」−下側面にそれぞ
れ設けたプリント配線板へを作成することができ、また
スルーホール10内には無電解メッキ層6と電気メッキ
層8が積層されたスルーホールメッキ層17を形成する
ことができるのである。
【発明が解決しようとする課題】
しかし、上記第4図の方法では、凹所2内にも第4図(
c)に示されるように無電解メッキJF46と電気メッ
キ層8とが残留することになり、このメッキ層6,8に
よって凹所2内の回路3,3・・がショートサれるおそ
れがあり、凹所2内に回路3を設けた場合には適用する
ことかで外ない。すなわち、ドライフィルムレジスト1
4は凹所2には貼ることができないために、凹所2内を
ドライフイルムレノス114で被覆しない状態で電気メ
ッキや電気半田メッキをおこなわざるを得ず、凹所2内
にも電気メッキ層8や電気半田メッキ層9が形成されて
しまうことになり、従ってエッチング処理をするときに
電気半田メッキ層って被覆された凹所2内の無電解メッ
キJVi6と電気メッキ層8とは除去することができず
、残留してしまうことになるのである。 また上記第5図の方法では、凹所2内から無電解メッキ
層6と電気メッキ層8とをエツチング除去することがで
きるが、スルーホール10のランド16の径(ランド1
6の直径からスルーホール1()の直径を差し引いた寸
法)が小さい場合には適用することができない。すなわ
ちこの方法では、スルーホール10内に無電解メッキ層
6と電気メッキ層8で形成したスルーホールメッキ層1
7がエッチング処理の作用を受けないように、第5図(
1))のようにドライフィルムレジスト14でスルーホ
ール10の開口を封しるようにする必要があるが、ラン
ド16の径が小さいとスルーホール10を封じる部分の
ドライフィルムレノスト14の直径も小さくなり、スル
ーホール10の直径にこのドライフィルムレノスト14
の直径が近くなって、このドライフィルムレノスト14
を配線基板4の表面に保持することができなくなるので
ある。 以上のように第4図及び第5図の方法は、いずれもドラ
イフィルムレジスト14を用いるようにしているために
、」−記のような問題を有するのである。 本発明は上記の点に鑑みて為されたものであり、ドライ
フィルムレジストを用いることなく回路形成をすること
ができるプリント配線板の製造方法を提供することを目
的とするものである。
【課題を解決するための手段】
本発明は上記目的を達成するために、外面に金属箔1が
積層され凹所2が設けられると共に凹所2内に回路3が
形成された配線基板4を作成し、凹所2内の回路3の表
面をエツチングレノスト5で覆ったのちに凹所2内も含
めて配線基板4の表面の全面に無電解メッキ層6を形成
し、次ぎに無電解メッキ層6の表面の全面に感光性樹脂
7を電着塗装すると共に露光現像処理して凹所2内及び
回路形成する箇所を除いて感光性樹脂7を除去したのち
に、無電解メッキ)VI6に通電して感光性樹脂7で覆
われない無電解メッキWi6の表面に電気メッキ層8と
次いで電気半田メッキ層9を二重に形成し、こののちに
感光性樹脂7を除去してエツチング処理をすることによ
って感光性樹脂7の除去で露出される部分の無電解メッ
キ層6と金属箔1をエツチングし、しかるのちに電気半
田メッキ層9を除去することを特徴とするプリント配線
板の製造方法を第1の発明とするものである。 また、外面に金属M1が積層され凹所2とスルーホール
10が設けられると共に凹所2内に回路3が形成された
配線基板4を作成し、凹所2内の回路3の表面をエツチ
ングレジスト5で覆ったのちに凹所2内及びスルーホー
ル10内も含めて配線基板4の表面の全面に無電解メッ
キ層6を形成し、次ぎに無電解メッキ層6に通電して無
電解メッキWi6の表面の全面に電気メッキ層8を形成
し、次ぎに電気メッキ層8の表面の全面に感光性樹脂7
を電着塗装すると共に露光現像処理して回路形成する箇
所及びスルーホール10内部分を残して感光性樹脂7を
除去したのちに、エツチング処理して感光性樹脂7の除
去で露出される部分の電気メッキ層8、無電解メッキ層
6及び金属箔1をエツチングし、しかるのちに配線基板
4がら感光性樹脂7を除去することを特徴とするプリン
ト配線板の製造方法を第2の発明とするものである。
【作 用】
第1の発明及び第2の発明において、いずれもドライフ
ィルムレジストを用いる必要なく感光性樹脂7を使用す
ることによって回路形成をすることができる。また第1
の発明にあっては、感光性樹脂7を凹所2内にも塗装し
て被覆した状態で電気メッキや電気半田メッキをおこな
うことができ、この結果凹所2内が電気半田メッキ層9
で覆われない状態でエツチング処理をおこなうことがで
きる。また第2の発明にあっては、スルーホール10の
内周に形成した無電解メッキ層6と電気メッキ層8を感
光性樹脂7の電着塗装で被覆して保護した状態でエツチ
ング処理をおこなうことができる。
【実施例】
割施貫上 以下第1の発明を実施例によって詳述する。まず第1図
(a)のように、配線基板4の凹所2内に形成した回路
3,3・・・の表面をそれぞれエツチングレジスト5で
覆う。エッチングレジスト5としては金メッキや半田メ
ッキなと後述するエツチング液によって作用を受けない
ものを用いる。次ぎにこの配線基板4の外面の全面に第
1図(I))のように無電解銅メッキによって無電解メ
ッキ層6を形成する。無電解メッキは配線基板4を無電
解メッキ液に浸漬しておこなうために、無電解メッキ層
6は凹所2内やスルーホール10内も含む配線基板4の
全面に形成されることになる。このように無電解メッキ
層6を形成したのちに、無電解メッキ層6の表面におい
て配線基板4の全面に感光性樹脂7を塗装する。塗装は
電着塗装でおこなわれるものであり、感光性樹脂7を含
む電着塗装液に配線基板4を浸漬して無電解メッキ層6
に通電することによって、無電解メッキN6の表面に感
光性樹脂7を析出させることによっておこなうものであ
る。従って感光性樹脂7は第2図(a)に示すように凹
所2内やスルーホール10内も含む配線基板4の全面に
塗布されることになる。次いで感光性樹脂7を露光して
回路形成をしない箇所の感光性樹脂7を硬化させると共
にこの箇所以外の感光性樹脂7を炭酸ソーダ液などで溶
解除去する。 凹所2内には回路形成しないために凹所2内の感光性樹
脂7は残して、第2図(b)のように凹所2内が感光性
樹脂7で被覆されるようにしである。 上記電着塗装のシステムは、日本ペイント(株)によっ
て提供されている[7オ)EDシステム1や、関西ペイ
ント(株)によって提供されている[ゾンネE D U
 V No、376 ]、宇部興産(株)によって提供
されているrEDシステム」などを用いることができる
。次ぎに配線基板4を電気銅メッキ液に浸漬すると共に
無電解メッキ層6に通電することによって電気メッキ層
8を形成し、さらに電気半田メッキ液に浸漬すると共に
無電解メッキ層6に通電することによって電気半田メッ
キN9を形成する。 このとき、第2図(c)のように電気メッキ層6は感光
性樹脂7で覆われていす露出している箇所においで無電
解メッキ層6の表面に形成されると共に、電気半田メッ
キ層9は電気メッキ層8の上に形成されることになる。 従って感光性樹脂7で覆われている凹所2内には電気メ
ッキ層8や電気半田メッキ層9は形成されない。このの
ちに配線基板4から感光性樹脂7をカセイソーダ液など
で溶解除去し、さらに配線基板4をエツチング液に浸漬
してエッチング処理することによって、感光性樹脂7の
除去で露出する部分の無電解メッキ層6及び金属箔1を
エツチング除去する。エッチどグ液としてはアルカリ性
アンモニア溶液や塩化第2鉄溶液など銅は溶解するが半
田は溶解しないものが用いられるものであり、電気半田
メッキ層9で覆われている部分は電気半田メッキ層9が
レジストとなってエツチング液は作用せず、この部分の
電気半田メッキ層9や金属箔1はエツチング除去されな
い。そしてこののちに電気半田メッキ層9を溶解などし
て剥離することによって、第2図(d)に示すような、
金属箔1と無電解メッキJVi6と電気メッキ層8とが
積層された回路15やランド16を配線基板4の上下両
面にそれぞれ設けたプリント配線板Aを作成することが
でき、またスルーホール10内には無電解メッキ層6と
電気メッキ層8が積層されたスルーホールメッキ層17
を形成することができるのである。このものにおいて、
感光性樹脂7の作用で凹所2内には電気半田メッキ層9
が形成されないために、エツチング処理によって凹所2
内の無電解メッキ層6は除去されることになる。従って
凹所2内の回路3,3・・・がこの無電解メッキ層6に
よってショートされるようなおそれはない。 火1」1ζ 実施例1と同様にして、第1図(a)のように配線基板
4の凹所2内に形成した回路3,3・・・の表面をそれ
ぞれエツチングレジスト5で覆い、さらに配線基板4の
外面の全面に第1図(1〕)のように無電解銅メッキに
よって無電解メッキ層6を形成したのちに、配線基板4
を電気銅メッキ液に浸漬すると共に無電解メッキ層6に
通電して金属銅メッキをおこない、第3図(a)のよう
に無電解メッキ層6の表面の全面に亘って電気メッキ層
8を形成する。次ぎに無電解メッキ層6の表面において
配線基板4の全面に感光性樹脂7を電着塗装する。 感光性樹脂7は第3図(b)に示すように凹所2内やス
ルーホール10内も含む配線基板4の全面に塗装される
ものである。次いで感光性樹脂7を露光・現像して、t
jIJ3図(c)のように回路形成をする箇所の感光性
樹脂7を硬化させると共にこの箇所以外の感光性樹脂7
を除去する。このとき凹所2内には回路形成をしないた
めに凹所2内の感光性樹脂7は除去し、またスルーホー
ル10内にはスルーホールメッキ層17を形成する必要
があるためにスルーホール10内は感光性樹脂7を残し
ておく。このように回路形成をする箇所を感光性樹脂7
で覆った状態で、配線基板4をエツチング液に浸漬して
エツチング処理することによって、感光性樹脂7の除去
で露出する部分の電気メッキ層8、無電解メッキ層6及
び金属箔1をエツチング除去する。エツチング液として
は塩化第2鉄溶液など感光性樹脂7には作用はしないが
銅は溶解するものが用いられるものであり、感光性樹脂
7で覆われている部分は感光性樹脂7がレジストとなっ
てエツチング液は作用せず、この部分の電気メッキ層8
、無電解メッキ層6や金属箔1はエツチング除去されな
い。そしてこののちに配線基板4から感光性樹脂7を溶
解除去することによって、第3図(d)に示すような、
金属箔1と無電解メッキ層6と電気メッキ層8とが積層
された回路15やランド16を配線基板4の上下両面に
それぞれ設けたプリント配線板Aを作成することができ
、またスルーホール10内には無電解メッキ層6と電気
メッキ層8が積層されたスルーホールメッキ層17を形
成することがでトるのである。このものにおいて、凹所
2内の感光性樹脂7を除去した状態でエツチング処理を
おこなっているために、エツチング処理によって凹所2
内の無電解メッキ層6や電気メッキN8は除去されるこ
とになる。 従って凹所2内の回路3,3・・・がこのメッキ層6゜
8によってショートされるようなおそれはない。 またスルーホール10内を感光性樹脂7で被覆し状態で
エッチング処理をおこなっているために、スルーホール
10内の電気メッキ層8や無電解メッキ層6はエツチン
グ除去されず、この残留するメッキ層6,8でスルーホ
ール10内にスルーホール
【発明の効果】
上述のように本発明にあっては、感光性樹脂をレジスト
として用いることによって、ドライフィルムレノストを
用いる必要なく感光性樹脂を使用することによって回路
形成をすることかできるものである。そして第1の発明
(請求項1記載)1′あっては、配線基板に無電解メッ
キをしたのちに感光性樹脂を電着塗装することによって
、凹所内にも感光性O(脂を塗装して凹所内の無電解メ
ッキ層を被覆した状態で電気メッキや電気半田メ・ツキ
をおこなうことができるようにしたので、凹所内に電気
半田メッキ層を形成させないよらにすることができるも
のであり、回路形成するエッチング処理をおこなう際に
凹所内の無電解メッキ層を工・ノチング除去して、凹所
内の回路か無電解メッキ層でショートされないようにす
ることができるものである。また第2の発明にあっては
、配線基板に無電解メッキをしたのちに感光性樹脂を電
着塗装することによってスルーホール内にも感光性樹脂
を塗装できるようにし、また無電解メ・ンキ層と電気メ
ッキ層とを形成したのちに塗装した凹所内の感光性樹脂
を除去すると共に、スルーホールの内周に形成した無′
Ki解メッキ屑と電気メッキ層を感光性樹脂で被覆した
状態でエツチング処理をお、=なうようにしたので、エ
ツチング処理で凹所内のり低電解メッキ層と電気メ・ン
キ層を工・ノチング除去して凹所内の回路がこのメッキ
Jflでショートさitないようにすることかできるも
のであり、さζ)(ニスルーホール内の無電解メッキ層
と電気メッキ層とは感光性樹脂のレノスト作用で工・ノ
チング除去されないようにしてスルーホールメッキ層を
形1反することかでき、従ってドライフィルレムレノ入
トを用いる場合のようにランドの径が大きくなυ)とス
ルーポールメッキ層が形成できなり)と0う1うな問題
か生じるようなことはなし・と共(二うンドレスのスル
ーホールメッキ層を形成することも11]能(こなるも
のである。
【図面の簡単な説明】
1図(a)(1))は配線基板の処理の一工程を示す一
部の断面図、第2図(a ) (1) ) (C) (
(1)は本発明の一=20一 実施例の一部の断面図、第3し1(a)(1+)(ぐ)
(d)は本発明の他の実施例の一部の断面図、第4図(
11)(1))(c)は従来例の一部の断面図、第5図
(a)(l+)((・)は他の従来例の一部の断面図で
ある、。 1は金属箔、2は凹所、3は回路、4は配線基板、5は
エツチングレジスト、6は無ff1Mメッキ層、7は感
光性樹脂、8は電気メッキ層、9は電% 半1(Jメッ
キi、]0はスルーホールである。 代理人  弁理士  石ll長七 1・・・金属箔 2・・・凹所 3・・・回路 4・・・配線基板 5・・・エツチングレジスト 6・・・無電解メッキ層 10・・・スルーホール ト・・金属箔 2・・・凹所 3・・・回路 4・・・配線基板 5・・・エツチングレジスト 6・・・無電解メッキ層 第1図 1・・・金属箔 2・・凹所 3・・・回路 4・・・配線基板 5・−エノチングレンスト 6・・・無電角イメッキ層 ■・・感光性樹脂          ζ33図8・・
−電気メッキ層 9゛゛電気’t”1411 ′’rJVJ     1
0   3 231゛°゛″″−−” P/  、/、
/  4(0)コ / 6″、:83 第4図

Claims (2)

    【特許請求の範囲】
  1. (1)外面に金属箔が積層され凹所が設けられると共に
    凹所内に回路が形成された配線基板を作成し、凹所内の
    回路の表面をエッチングレジストで覆ったのちに凹所内
    も含めて配線基板の表面の全面に無電解メッキ層を形成
    し、次ぎに無電解メッキ層の表面の全面に感光性樹脂を
    電着塗装すると共に露光現像処理して凹所内及び回路形
    成する箇所を除いて感光性樹脂を除去したのちに、無電
    解メッキ層に通電して感光性樹脂で覆われない無電解メ
    ッキ層の表面に電気メッキ層と次いで電気半田メッキ層
    を二重に形成し、こののちに感光性樹脂を除去してエッ
    チング処理をすることによって感光性樹脂の除去で露出
    される部分の無電解メッキ層と金属箔をエッチングし、
    しかるのちに電気半田メッキ層を除去することを特徴と
    するプリント配線板の製造方法。
  2. (2)外面に金属箔が積層され凹所とスルーホールとが
    設けられると共に凹所内に回路が形成された配線基板を
    作成し、凹所内の回路の表面をエッチングレジストで覆
    ったのちに凹所内及びスルーホール内も含めて配線基板
    の表面の全面に無電解メッキ層を形成し、次ぎに無電解
    メッキ層に通電して無電解メッキ層の表面の全面に電気
    メッキ層を形成し、次ぎに電気メッキ層の表面の全面に
    感光性樹脂を電着塗装すると共に露光現像処理して回路
    形成する箇所及びスルーホール内部分を残して感光性樹
    脂を除去したのちに、エッチング処理して感光性樹脂の
    除去で露出される部分の電気メッキ層、無電解メッキ層
    及び金属箔をエッチングし、しかるのちに配線基板から
    感光性樹脂を除去することを特徴とするプリント配線板
    の製造方法。
JP3228988A 1988-02-15 1988-02-15 プリント配線板の製造方法 Pending JPH01206692A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3228988A JPH01206692A (ja) 1988-02-15 1988-02-15 プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3228988A JPH01206692A (ja) 1988-02-15 1988-02-15 プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JPH01206692A true JPH01206692A (ja) 1989-08-18

Family

ID=12354803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3228988A Pending JPH01206692A (ja) 1988-02-15 1988-02-15 プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JPH01206692A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816594A (ja) * 1981-07-22 1983-01-31 共立工業株式会社 プリント配線板の製造法
JPS61212097A (ja) * 1985-03-16 1986-09-20 富士機工電子株式会社 内層パタ−ン部が露出するプリント基板の製造法
JPS6216595A (ja) * 1985-07-15 1987-01-24 富士通株式会社 プリント基板の製造方法
JPS62287694A (ja) * 1986-06-05 1987-12-14 日本電気株式会社 印刷配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816594A (ja) * 1981-07-22 1983-01-31 共立工業株式会社 プリント配線板の製造法
JPS61212097A (ja) * 1985-03-16 1986-09-20 富士機工電子株式会社 内層パタ−ン部が露出するプリント基板の製造法
JPS6216595A (ja) * 1985-07-15 1987-01-24 富士通株式会社 プリント基板の製造方法
JPS62287694A (ja) * 1986-06-05 1987-12-14 日本電気株式会社 印刷配線板の製造方法

Similar Documents

Publication Publication Date Title
US3691632A (en) Method of making multi layer circuit boards
US7169313B2 (en) Plating method for circuitized substrates
JPS61176194A (ja) プリント回路基板の製造方法
US5905018A (en) Method of preparing a substrate surface for conformal plating
JPH04100294A (ja) プリント配線板の製造方法
JPS58186994A (ja) 印刷配線板の製造方法
KR100313611B1 (ko) 인쇄회로기판 제조방법
JPH01206692A (ja) プリント配線板の製造方法
JPH036880A (ja) ブリント配線板及びその製造方法
JPS58202589A (ja) プリント回路板の製造方法
JPH1197491A (ja) 両面テープキャリアの製造方法
JPH08186373A (ja) プリント配線板の製造方法
JP3475962B2 (ja) プリント回路板の製造方法
JP2009278017A (ja) プリント配線板及びその製造方法
JPH01206691A (ja) プリント配線板の製造方法
JPH077264A (ja) 印刷配線板の製造方法
JPH10135604A (ja) 105乃至400ミクロン膜厚並びに17乃至105ミクロン膜厚のハイブリットプリント回路の製造方法
JPH118465A (ja) アディティブ法プリント配線板の製造方法
JPH03147394A (ja) 印刷配線板の製造方法
JPH05175652A (ja) プリント配線板の製造方法
JPS60208895A (ja) プリント配線板の製造方法
JPS62599B2 (ja)
JPS6159891A (ja) 印刷配線板の製造方法
JPH05299836A (ja) プリント配線板およびその製造方法
JPS63131595A (ja) 印刷配線板の製造方法