JPH01205791A - Ｒｏｍ書込み器 - Google Patents
Ｒｏｍ書込み器Info
- Publication number
- JPH01205791A JPH01205791A JP63030479A JP3047988A JPH01205791A JP H01205791 A JPH01205791 A JP H01205791A JP 63030479 A JP63030479 A JP 63030479A JP 3047988 A JP3047988 A JP 3047988A JP H01205791 A JPH01205791 A JP H01205791A
- Authority
- JP
- Japan
- Prior art keywords
- roms
- random number
- address
- writing
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
玖五欠ヱ
本発明はＲＯＭ書込み器に関し、特にマスクとなるＲＯ
Ｍに格納されたプログラムを複数のＲＯＭ各々に複写す
るＲＯＭ書込み器に関する。
Ｍに格納されたプログラムを複数のＲＯＭ各々に複写す
るＲＯＭ書込み器に関する。
Ｋ産盈韮
従来、有償プログラムの管理などを行うためには、ある
計算機において一度実行されたプログラムが他の計算機
において実行できない・ようにするプログラム実行制御
方式が必要である。
計算機において一度実行されたプログラムが他の計算機
において実行できない・ようにするプログラム実行制御
方式が必要である。
上述のようなプログラム実行制御方式として、計算機内
部に恒久的に記憶させた乱数と、この計算機におけるプ
ログラムの初回実行時にそのプログラムのロードモジュ
ールに取込ませた乱数とを、そのプログラムの実行開始
時に照合することにより、この計算機において一度実行
されたプログラムが他の計算機において実行できないよ
うにする方式がある。この方式は本願出願人による特願
昭６１−２２８９４６号明細書に詳述されている。
部に恒久的に記憶させた乱数と、この計算機におけるプ
ログラムの初回実行時にそのプログラムのロードモジュ
ールに取込ませた乱数とを、そのプログラムの実行開始
時に照合することにより、この計算機において一度実行
されたプログラムが他の計算機において実行できないよ
うにする方式がある。この方式は本願出願人による特願
昭６１−２２８９４６号明細書に詳述されている。
パーソナルコンピュータなどの低価格な情報処理機器で
は、上述のような方式を採用する際に、乱数を恒久的に
記憶する手段としてプログラマブルなＲＯＭの一部を用
いることが最も簡便な方法である。
は、上述のような方式を採用する際に、乱数を恒久的に
記憶する手段としてプログラマブルなＲＯＭの一部を用
いることが最も簡便な方法である。
プログラマブルなＲＯＭのほとんどには診断プログラム
やイニシャルプログラムローダなどが書込まれているが
、これらのプログラムによってこのＲＯＭの全容量が使
用されているわけではなく、このＲＯＭにおいて上述の
ような乱数を記憶する領域を確保することは可能である
。
やイニシャルプログラムローダなどが書込まれているが
、これらのプログラムによってこのＲＯＭの全容量が使
用されているわけではなく、このＲＯＭにおいて上述の
ような乱数を記憶する領域を確保することは可能である
。
しかしながら、診断プログラムやイニシャルプログラム
ローダなどが書込まれたＲＯＭを製造する際に使用され
るＲＯＭ書込み器においてはマスクとなるＲＯＭから一
度に多くのコピーを作成することはできるが、コピーさ
れた複数のＲＯＭの一部に乱数を書込む場合にはそれら
のＲＯＭ各々に書込むべきデータをその都度外部から与
えなければならなかった。
ローダなどが書込まれたＲＯＭを製造する際に使用され
るＲＯＭ書込み器においてはマスクとなるＲＯＭから一
度に多くのコピーを作成することはできるが、コピーさ
れた複数のＲＯＭの一部に乱数を書込む場合にはそれら
のＲＯＭ各々に書込むべきデータをその都度外部から与
えなければならなかった。
このような従来のＲＯＭ書込み器では、マスクとなるＲ
ＯＭから一度にコピーされた複数のＲＯＭ夫々に乱数を
書込む場合にはその都度書込むべきデータを外部から与
えていたので、多数のＲＯＭを製造するのに手間がかか
るという問題点があった。
ＯＭから一度にコピーされた複数のＲＯＭ夫々に乱数を
書込む場合にはその都度書込むべきデータを外部から与
えていたので、多数のＲＯＭを製造するのに手間がかか
るという問題点があった。
１呪二旦遊
本発明は上記のような従来のものの問題点を除去すべく
なされたもので、その一部に乱数が書込まれた多数のＲ
ＯＭを容易に製造することができるＲＯＭ書込み器の提
供を目的とする。
なされたもので、その一部に乱数が書込まれた多数のＲ
ＯＭを容易に製造することができるＲＯＭ書込み器の提
供を目的とする。
魚！１１１瓜
本発明によるＲＯＭ書込み器は、マスクとなる読出し専
用メモリに格納されたプログラムを複数の読出し専用メ
モリ各々に複写するＲＯＭ書込み器であって、前記複数
の読出し専用メモリ各々の予め定められたアドレスに夫
々個別の乱数を書込む書込み手段を設けたことを特徴と
する。
用メモリに格納されたプログラムを複数の読出し専用メ
モリ各々に複写するＲＯＭ書込み器であって、前記複数
の読出し専用メモリ各々の予め定められたアドレスに夫
々個別の乱数を書込む書込み手段を設けたことを特徴と
する。
Ｋ韮１
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図であ
る０図において、本発明の一実施例によるＲＯＭ書込み
器は、入力装置１と、乱数書込みアドレスレジスタ２と
、アドレス発生回路３と、比較器４と、マスクＲＯＭ５
と、乱数発生回路６と、マルチプレクサ７〜１０と、コ
ピーＲＯＭ １１〜１４とにより構成されている。
る０図において、本発明の一実施例によるＲＯＭ書込み
器は、入力装置１と、乱数書込みアドレスレジスタ２と
、アドレス発生回路３と、比較器４と、マスクＲＯＭ５
と、乱数発生回路６と、マルチプレクサ７〜１０と、コ
ピーＲＯＭ １１〜１４とにより構成されている。
乱数書込みアドレスレジスタ２にはコピーＲＯＭ１１〜
１４における乱数の書込みアドレスが予め入力装置１か
ら信号１！ １０１を介して入力されて保持されている
。
１４における乱数の書込みアドレスが予め入力装置１か
ら信号１！ １０１を介して入力されて保持されている
。
アドレス発生回路３で発生されたアドレス信号１０３は
マスタＲＯＭ５に読出しアドレスとして供給されるとと
もに、コピーＲＯＭ１１〜１４夫々に書込みアドレスと
して供給されている。
マスタＲＯＭ５に読出しアドレスとして供給されるとと
もに、コピーＲＯＭ１１〜１４夫々に書込みアドレスと
して供給されている。
また、アドレス発生回路３で発生されたアドレス信号１
０３は比較器４において乱数書込みアドレスレジスタ２
からの乱数書込みアドレス信号１０２と比較される。
０３は比較器４において乱数書込みアドレスレジスタ２
からの乱数書込みアドレス信号１０２と比較される。
この比較器４からの比較結果信号１０４が不一致を示す
場合には、マルチプレクサ７〜１０でマスタＲＯＭ５か
らの読出しデータ１０５（診断プログラムやイニシャル
プログラムローダなと）が選択され、アドレス発生口ｖ
＠３から供給されるアドレス信号１０３によって指定さ
れるコピーＲＯＭ１１〜１４夫々の番地にマスクＲＯＭ
５からの読出しデータ１０５が書込まれる。
場合には、マルチプレクサ７〜１０でマスタＲＯＭ５か
らの読出しデータ１０５（診断プログラムやイニシャル
プログラムローダなと）が選択され、アドレス発生口ｖ
＠３から供給されるアドレス信号１０３によって指定さ
れるコピーＲＯＭ１１〜１４夫々の番地にマスクＲＯＭ
５からの読出しデータ１０５が書込まれる。
この比較器４からの比較結果信号１０４が一致を示す場
合には、マルチプレクサ７〜１ｏにおいては乱数発生回
路６で発生された乱数データ１０６〜１０９が選択され
、アドレス発生回路３がら供給されるアドレス信号１０
３によって指定されるコピーＲＯＭｌｌ−１４夫々の番
地に乱数発生回路６で発生された乱数データ１０６〜１
０９が書込まれる。
合には、マルチプレクサ７〜１ｏにおいては乱数発生回
路６で発生された乱数データ１０６〜１０９が選択され
、アドレス発生回路３がら供給されるアドレス信号１０
３によって指定されるコピーＲＯＭｌｌ−１４夫々の番
地に乱数発生回路６で発生された乱数データ１０６〜１
０９が書込まれる。
コピーＲＯＭ１１〜１４夫々に書込まれる乱数データ１
０６〜１０９は、乱数発生回路６においてコピ−ＲＯＭ
１１〜１４夫々個別に異なった乱数として発生される。
０６〜１０９は、乱数発生回路６においてコピ−ＲＯＭ
１１〜１４夫々個別に異なった乱数として発生される。
このように、マスクＲＯＭ５からの読出しデータ１０ｂ
がコピーされるコピーＲＯＭ１１〜１４の入力装置１に
よって予め指定されたアドレスに、乱数発生回路６にお
いてコピ−ＲＯＭ１１〜１４夫々個別に発生された乱数
データ１０６〜１０９を書込むようにすることによって
、その一部に乱数が書込まれた多数のＲＯＭを容易に製
造することができる。
がコピーされるコピーＲＯＭ１１〜１４の入力装置１に
よって予め指定されたアドレスに、乱数発生回路６にお
いてコピ−ＲＯＭ１１〜１４夫々個別に発生された乱数
データ１０６〜１０９を書込むようにすることによって
、その一部に乱数が書込まれた多数のＲＯＭを容易に製
造することができる。
また、上述のようにして乱数データ１０６〜１０９が書
込まれたコピーＲＯＭ１１〜１４を夫々計算機に実装す
ることにより、夫々の計算機に乱数を恒久的に記憶させ
ることができ、この乱数を用いることにより計算機にお
いて一度実行されたプログラムが他の計算機において実
行できないようにするプログラムの実行制御を簡便に行
うことができる。
込まれたコピーＲＯＭ１１〜１４を夫々計算機に実装す
ることにより、夫々の計算機に乱数を恒久的に記憶させ
ることができ、この乱数を用いることにより計算機にお
いて一度実行されたプログラムが他の計算機において実
行できないようにするプログラムの実行制御を簡便に行
うことができる。
魚１しと丸玉
以上説明したように本発明によれば、マスクとなる読出
し専用メモリに格納されたプログラムが複写される複数
の読出し専用メモリの予め定められたアドレスに夫々個
別の乱数を書込むようにすることによって、その一部に
乱数が書込まれた多数のＲＯＭを容易に製造することが
できるという効果がある。
し専用メモリに格納されたプログラムが複写される複数
の読出し専用メモリの予め定められたアドレスに夫々個
別の乱数を書込むようにすることによって、その一部に
乱数が書込まれた多数のＲＯＭを容易に製造することが
できるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 ２・・・・・・乱数書込みアドレスレジスタ３・・・・
・・アドレス発生回路 ４・・・・・・比較器 ５・・・・・・マスタＲＯＭ ６・・・・・・乱数発生回路 ７〜１０・・・・・・マルチプレクサ １１〜１４・・・・・・コピーＲＯＭ
る。 主要部分の符号の説明 ２・・・・・・乱数書込みアドレスレジスタ３・・・・
・・アドレス発生回路 ４・・・・・・比較器 ５・・・・・・マスタＲＯＭ ６・・・・・・乱数発生回路 ７〜１０・・・・・・マルチプレクサ １１〜１４・・・・・・コピーＲＯＭ
Claims (1)
- （１）マスタとなる読出し専用メモリに格納されたプロ
グラムを複数の読出し専用メモリ各々に複写するＲＯＭ
書込み器であって、前記複数の読出し専用メモリ各々の
予め定められたアドレスに夫々個別の乱数を書込む書込
み手段を設けたことを特徴とするＲＯＭ書込み器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63030479A JPH01205791A (ja) | 1988-02-12 | 1988-02-12 | Ｒｏｍ書込み器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63030479A JPH01205791A (ja) | 1988-02-12 | 1988-02-12 | Ｒｏｍ書込み器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01205791A true JPH01205791A (ja) | 1989-08-18 |
Family
ID=12304979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63030479A Pending JPH01205791A (ja) | 1988-02-12 | 1988-02-12 | Ｒｏｍ書込み器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01205791A (ja) |
-
1988
- 1988-02-12 JP JP63030479A patent/JPH01205791A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0317133B2 (ja) | ||
| JPH01205791A (ja) | Ｒｏｍ書込み器 | |
| US5146458A (en) | Data transfer checking system | |
| JPS6086642A (ja) | メモリ制御情報設定方式 | |
| US5931910A (en) | System for node address initialization using pointers to designate the first address in selected sets of node addresses corresponding to selected inter-processor communications | |
| JP2587468B2 (ja) | ロツクデータ設定装置 | |
| JPS608557B2 (ja) | プログラマブル・リードオンリー・メモリを有する計算機 | |
| JP2547329B2 (ja) | ロツクデータ設定装置 | |
| JPH04354029A (ja) | システムソフトウェア多重化コンピュータシステム | |
| JPH1125006A (ja) | メモリテスト装置 | |
| EP1050818A1 (en) | Computer memory access | |
| JPS62291135A (ja) | セル情報蓄積媒体 | |
| JP2961781B2 (ja) | データ処理装置 | |
| JPH06187520A (ja) | Ｉｃメモリカード | |
| US20050262320A1 (en) | Register unit | |
| JP3001464B2 (ja) | マイクロプロセッサ装置 | |
| JP3655658B2 (ja) | 数値制御装置 | |
| JPS60112148A (ja) | メモリ装置 | |
| JPH01302451A (ja) | マイクロプログラム制御装置 | |
| JPH06175968A (ja) | 自然画メモリ間ｄｍａ方式 | |
| JPH0457287A (ja) | マルチポートメモリ | |
| JPS61115145A (ja) | 論理装置の情報書込み方式 | |
| JPS62196729A (ja) | マイクロプログラムロ−ド方式 | |
| JPH0827758B2 (ja) | メモリ・システム | |
| JPH06187251A (ja) | メモリ診断方式 |