JPH01205235A - シーケンシャルタスク制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 タスクの処理手順が頻繁に修正される場合に有効なシー
ケンシャルタスク制御方式に関し、処理手順の修正、変
更を容易とし、システム全体として融通性を持たせるこ
とを目的とし、処理の優先順位を有する複数のタスクと
、複数のタスクで構成され、データ領域に処理手順情報
を有するアプリケーションプログラムと、処理手順情報
と優先順位とに基づき複数のタスクの起動。

管理を行ない、アプリケーションプログラムの実行の制
御を行なうタスク管理プログラムとを具えるように構成
する。

〔産業上の利用分野〕

本発明は、シーケンシャルタスク制御方式に関し、特に
、タスクの処理手順が頻繁に修正される場合に有効なシ
ーケンシャルタスク制御方式に関するものである。

〔従来の技術〕

現在では、ファームウェアまたはソフトウエアの開発作
業において、その分散化およびプログラムとしてのモジ
ュールの共有化を図るために、プログラムを、仕事の単
位であるタスクという形態で管理している。

このとき、開発された複数のタスクを、希望する処理手
順に基づいて順次処理していく方式をシーケンシャルタ
スク制御方式といい、複数のタスクを見掛は上並行して
処理させる方式をマルチタスク制御方式という。

従来、シーケンシャルタスク制御方式においては、その
処理手順は、個々のタスクの制御を行なうタスク管理プ
ログラムが持っており、それに基づき、各タスクの起動
、管理が行なわれζいた。

〔発明が解決しようとする課題〕

ところで、上述した従来の方法にあっては、処理手順の
変更やタスク起動の追加等を行なう場合は、その都度タ
スク管理プログラムの変更を必要としていた。

そのため、処理手順の修正、変更が容易ではなく、シス
テム全体として融通性がないという問題点があった。

本発明は、このような点にかんがみて創作されたもので
あり、処理手順の修正、変更を容易とし、システム全体
として融通性のあるシーケンシャルタスク制御方式を提
供することを目的としている。

〔課題を解決するための手段〕

第１図は、本発明のシーケンシャルタスク制御方式の原
理ブロック図である。

図において、複数のタスク１１１のそれぞれは、処理の
優先順位を有する。

アプリケーションプログラム１１３は、複数のタスク１
１１で構成され、データ領域に処理手順情報１２１を有
する。

タスク管理プログラム１１５は、処理手順情報１２１と
優先順位とに基づき複数のタスク１１１の起動、管理を
行ない、アプリケーションプログラム１１３の実行の制
御を行なう。

従って、全体として、タスク管理プログラム１１５が、
処理の優先順位を有する複数のタスク１１１の起動、管
理を行ない、複数のタスク１１１で構成され、データ領
域に処理手順情報１２１を有するアプリケーションプロ
グラム１１３の実行の制御を行なうように構成されてい
る。

〔作　用］ アプリケーションプログラム１１３は、処理の優先順位
を有する複数のタスク１１１で構成され、データ領域に
処理手順情報１２１を有する。

タスク管理プログラム１１５は、処理手順情報１２１と
優先順位とに基づき複数のタスク１１１の起動、管理を
行ない、アプリケーションプログラム１１３の実行の制
御を行なう。

本発明にあっては、タスク管理プログラム１１５が、処
理の優先順位を有する複数のタスク１１１の起動、管理
を行ない、複数のタスク１１１で構成され、データ領域
に処理手順情報１２１を有するアプリケーションプログ
ラム１１３の実行の制御を行なうことにより、処理手順
の修正、変更を容易とし、システム全体として融通性を
持たせることができる。

〔実施例］ 以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明のシーケンシャルタスク制御方式を採
用した一実施例であるハードウェア試験プログラムの構
成を示す。第３図は、ハードウェア試験プログラムにお
けるアプリケーションデータの構成の一部を示す。第４
図は、ハードウェア試験プログラムにおけるリクエスト
フラグを示す。

１、　施例と第１図との対応関係 ここで、本発明の実施例と第１図との対応関係を示して
おく。

タスク１１１は、データ受信タスク２２１〜コントロー
ルタスク２３５のそれぞれに相当する。

アプリケーションプログラム１１３は、データ受信タス
ク２２１〜コントロールタスク２３５およびアプリケー
ションデータで構成される全体に相当する。

タスク管理プログラム１１５は、試験制御２１５および
タスク処理２１７に相当する。なお、本実施例では、コ
ントロールタスク２３５は１つのタスクとして位置させ
ておき、処理手段情報１２１よりフローの検索を行なう
ような構成とし、タスク管理の一部を行なっている。

処理手順情報１２１は、例えばＡＦＲＯＯのラベルを先
頭とするテーブルに相当する。

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

■、実施例の構成 第２図において、シーケンシャルタスクプログラム制御
方式を採用した装置試験プログラムは、メモリの初期化
処理を行なうメモリ初期化２１１と、ハードウェアの初
期化処理を行なうハード初期化２１３と、試験を行なう
ためのタスクの制御を行なう試験制御２１５と、試験制
御２１５により選択されたタスクを実行するタスク処理
２１７の各プログラムで構成されるメイン処理２１０と
、データ送信についての割込み処理であるデータ送信割
込み２４１と、データ受信についての割込み処理である
データ受信割込み２４３と、データ受信割込み２４３に
おけるエコーバックの処理を行なうエコーバック処理２
４５の各プログラムで構成される割込み処理２４０と、
タイマ割込み処理２５０と、データの受信を行なうデー
タ受信タスク２２１と、レジスタテーブルの設定を行な
うレジスタテーブル設定タスク２２３と、レジスタの設
定を行なうレジスタ設定タスク２２５と、試験結果のチ
エツクを行なう試験結果チエツクタスク２２７と、パラ
メータの変更および設定を行なうパラメータ変更（設定
）タスク２２９と、メツセージを出力するための制御を
行なうメツセージ出力タスク２３１と、タイミングの生
成および時間的な待機を行なうタイムウェイトタスク２
３３と、処理フローの情報を検索し、次に起動されるべ
きタスクの選択を行なうコントロールタスク２３５とに
より構成される。

第３図において、ＴＥＳＴＰＫＧというラベル名のつい
たアドレスを先頭とする領域に、試験パッケージの情報
を格納するテーブルの先頭アドレスが格納されている。

つまり、ＰＫＧＯ，ＰＫＧｌ、ＰＫＧ２．　　・・・の
それぞれのラベル名のついたアドレスを先頭アドレスと
して、試験パッケージの情報を格納するテーブルが構成
される。テーブル内には、例えば、連続機能試験フロー
の情報が格納されるテーブルの先頭アドレス（ＡＰＫＧ
ＦＲＯ）が格納される。

また、ＡＰＫＧＦＲＯというラベル名のついたアドレス
を先頭とする領域に、複数存在する連続機能試験フロー
のテーブルの先頭アドレスが格納される。テーブル内に
は、試験処理フローが格納されるテーブルの先頭アドレ
ス（例えば、ＡＦＲｏｏ）が格納される。ＡＦＲＯＯ，
ＡＦＲＯＩ。

ＡＦＲＯ２，・・・のそれぞれのラベル名のついたアド
レスを先頭アドレスとして′、試験処理フローが格納さ
れているが、その情報は、該当するタスクのリクエスト
フラグを立てるための情報として格納されている（図に
おいて、例えば、“ＭＥＳ”はメツセージ出力タスク２
３１に対応する）。

以上のように、アプリケーションデータは階層構造をと
っており、その一部として試験の処理フローの情報が格
納されている。

また、第４図に示すように、各タスクの処理要求の有無
とその優先順位を示すために１バイトが確保されており
、フラグとして機能する各ビットごとに、試験で使用さ
れる８個のタスクが割り当てられている。このとき、フ
ラグの値が１であれば、そのフラグに対応するタスクの
処理要求があることを示している。また、このリクエス
トフラグの１バイトについて、上位ビットはど優先順位
を高いものとし、下位ビットはど優先順位を低いものと
している。

■、実施例の動作 第５図は、ハードウェア試験プログラムの処理動作手順
を示す。

以下、第２図〜第５図を参照する。

先ず、スタックの格納先頭アドレスを指示するためにス
タックポインタのセットを行なう（ステップ５１１）。

次に、メモリの初期化を行ない（ステップ５１２）、ハ
ードウェアの初期化を行なう（ステップ５１３）。

試験制？Ｉ２１５が、リクエストフラグを検索し、その
とき起動要求されているタスクのうちで最も優先順位の
高いタスクを選択する（ステップ５１４）。ステップ５
１４で選択されたタスクを実行する（ステップ５１５）
。

１つのタスクの実行を終了するごとにステップ５１４に
戻り、次に実行されるべきタスクの選択を行なう。

以上が概要手順であるが、処理フローの情報は、優先順
位の最も低いコントロールタスク２３５により検索され
、リクエストフラグのセットが行なわれる。具体的には
、例えば、第３図におけるＡＦＲＯＯのテーブルが検索
され、テーブルに格納された次に実行すべきタスクにつ
いてのリクエストフラグを立てるための情報により、そ
のタスクに対応するフラグがセットされる。

但し、第４図に示すように、コントロールタスク２３５
の優先順位を最も低くしているので、タスクの処理中に
他のタスクの起動要求が上げられた場合は、それらのタ
スクの処理がすべて終了してから、コントロールタスク
２３５により次に実行されるべきタスクの検索が行なわ
れる。

■、実施例のまとめ このように、タスクの処理フローがアプリケーションプ
ログラムのデータ領域に格納され、タスク管理プログラ
ムが、処理フローに基づき、複数のタスクで構成される
アプリケーションプログラムの実行の制御を行なう。

従って、処理フローの修正、変更を容易とし、システム
全体として融通性を持たせることができる。

■０発■の変形−様 なお、上述した本発明の実施例にあっては、タスクの優
先順位の指定の方法として、各タスクの　・起動要求を
表すリクエストフラグを設け、ビットの位置によって対
応するタスクの優先順位を指定したが、この方法に限ら
れることはない。

また、ｒｌ、実施例と第１図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、本発
明はこれに限られることはなく、各種の変形Ｂ様がある
ことは当業者であれば容易に推考できるであろう。

〔発明の効果〕

上述したように、本発明によれば、タスク管理プログラ
ムが、処理の優先順位を有する複数のタスクの起動、管
理を行ない、複数のタスクで構成され、データ領域に処
理手順情報を有するアプリケーションプログラムの実行
の制御を行なうことにより、処理手順の修正、変更を容
易とし、システム全体として融通性を持たせることがで
きるので、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明のシーケンシャルタスク制御方式の原理
ブロック図、 第２図は本発明のシーケンシャルタスク制御方式を採用
した一実施例であるハードウェア試験プログラムの構成
ブロック図、 第３図はハードウェア試験プログラムにおけるアプリケ
ーションデータの構成の説明図、第４図はハードウェア
試験プログラムにおけるリクエストフラグの説明図、 第５図はハードウェア試験プログラムにおける処理動作
手順の説明図である。 図において、 １１１はタスク、 １１３はアプリケーションプログラム、１１５はタスク
管理プログラム、 １２１は処理手順情報、 ２１０はメイン処理、 ２１１はメモリ初期化、 ２１３はハード初期化、 ２１５は試験制御、 ２１７はタスク処理、 ２２１はデータ受信タスク、 ２２３はレジスタテーブル設定タスク、２２５はレジス
タ設定タスク、 ２２７は試験結果チエツクタスク、 ２２９はパラメータ変更（設定）タスク、２３１はメツ
セージ出力タスク、 ２３３はタイムウェイトタスク、 ２３５はコントロールタスク、 ２４０は割込み処理、 ２４１はデータ受信割込み、 ２４３はデータ送信割込み、 ２４５はエコーバック処理、 ２５０はタイマ割込み処理である。 不ｌト四へのΔ料理フ″”口・ゲフ図 第１図 つぎ−　７Ｊセイクリの、トせＥへブ“口・シワ図第２
図 ツ ｌノフＬ又ドアラフ″功ＫＬ朗図 第４図 ヌＪ１王１ジ１？カイ）辷→′・ツリめ＆ａ月〔ｎ第５
図

Claims (1)

【特許請求の範囲】
1. （１）処理の優先順位を有する複数のタスク（１１１）
   と、 複数の前記タスク（１１１）で構成され、データ領域に
   処理手順情報（１２１）を有するアプリケーションプロ
   グラム（１１３）と、 前記処理手順情報（１２１）と前記優先順位とに基づき
   複数の前記タスク（１１１）の起動、管理を行ない、前
   記アプリケーションプログラム（１１３）の実行の制御
   を行なうタスク管理プログラム（１１５）と、 を具えるように構成したことを特徴とするシーケンシャ
   ルタスク制御方式。