JPH01202832A - 半導体製造装置のプローバー - Google Patents
半導体製造装置のプローバーInfo
- Publication number
- JPH01202832A JPH01202832A JP63027210A JP2721088A JPH01202832A JP H01202832 A JPH01202832 A JP H01202832A JP 63027210 A JP63027210 A JP 63027210A JP 2721088 A JP2721088 A JP 2721088A JP H01202832 A JPH01202832 A JP H01202832A
- Authority
- JP
- Japan
- Prior art keywords
- ring
- chip
- stage
- improper
- prober
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000000523 sample Substances 0.000 claims abstract description 10
- 230000002950 deficient Effects 0.000 claims description 15
- 230000032258 transport Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体製造装置に関し、特にプローバーに関す
る。
る。
従来、この種のプローバーは、完成した半導体ウェハー
をローディングし、プローブカードにて電気的チエツク
を行い、不良であるＩＣチップにマーキングを行うよう
になっていた。
をローディングし、プローブカードにて電気的チエツク
を行い、不良であるＩＣチップにマーキングを行うよう
になっていた。
上述した従来のプローバーは不良ＩＣチップにマーキン
グを行うか、あるいは不良ＩＣチップの位置データをフ
ロッピィに記録し、良品ＩＣチップと不良ＩＣチップと
を混在させたまま次工程に送るようになっているので１
次工程で不良ＩＣチップを再度取り除かなければならな
いという欠点がある。
グを行うか、あるいは不良ＩＣチップの位置データをフ
ロッピィに記録し、良品ＩＣチップと不良ＩＣチップと
を混在させたまま次工程に送るようになっているので１
次工程で不良ＩＣチップを再度取り除かなければならな
いという欠点がある。
本発明の目的は前記課題を解決した半導体製造装置のプ
ローバーを提供することにある。
ローバーを提供することにある。
上述した従来のプローバーに対し、本発明は不良ＩＣチ
ップを取り除く機能を持つという相違点を有する。
ップを取り除く機能を持つという相違点を有する。
上記目的を達成するため、本発明のプローバーにおいて
は、シート上に貼付けられ、ダイシングされたＩＣチッ
プを保持するリングを供給、収納する供給・収納部と、
前記リングに保持されたＩＣチップに電気的に接触させ
るプローブカードと、前記リングを受け取って該リング
を水平面内の直交する二軸方向に移動させるステージと
、ステージ上のＩＣチップの目合せを行う目合せ部と、
前記各構成部相互間での搬送を行う搬送部と、不良ＩＣ
チップを取り除く除去部とを有するものである。
は、シート上に貼付けられ、ダイシングされたＩＣチッ
プを保持するリングを供給、収納する供給・収納部と、
前記リングに保持されたＩＣチップに電気的に接触させ
るプローブカードと、前記リングを受け取って該リング
を水平面内の直交する二軸方向に移動させるステージと
、ステージ上のＩＣチップの目合せを行う目合せ部と、
前記各構成部相互間での搬送を行う搬送部と、不良ＩＣ
チップを取り除く除去部とを有するものである。
以下、本発明の一実施例を図により説明する。
第１図は本発明の一実施例を示す構成図である。
第１図において、本発明は、シート上に貼付けられ、ダ
イシングされたＩＣチップ１を保持するリング２を供給
・収納する供給トレー３ａ及び収納トレー３ｂと、前記
リング２に保持されたＩＣチップ１に電気的に接触させ
るプローブカード７と、不良ＩＣチップを取り除く除去
部としてのピックアップアーム８と、ＩＣチップ１の目
合せを行う目合せ部５と、前記リング２を受け取って該
リングを水平面内の直交する二軸ｘ、ｙ方向に移動させ
るステージ６と、搬送部４ａ、 ４ｂとを含むものであ
る。
イシングされたＩＣチップ１を保持するリング２を供給
・収納する供給トレー３ａ及び収納トレー３ｂと、前記
リング２に保持されたＩＣチップ１に電気的に接触させ
るプローブカード７と、不良ＩＣチップを取り除く除去
部としてのピックアップアーム８と、ＩＣチップ１の目
合せを行う目合せ部５と、前記リング２を受け取って該
リングを水平面内の直交する二軸ｘ、ｙ方向に移動させ
るステージ６と、搬送部４ａ、 ４ｂとを含むものであ
る。
第２図はＩＣ製造工程を示す図である。完成半導体ウェ
ハー９は図示しないシー１〜上に貼付けられ。
ハー９は図示しないシー１〜上に貼付けられ。
ダイシング工程１０にて個々のＩＣチップ１にダイシン
グされ、本発明装置による工程１１に搬入される。
グされ、本発明装置による工程１１に搬入される。
ダイシングされたＩＣチップ１はシートに貼付けられた
ままりング２に保持されて供給トレー３ａに一旦収納さ
れる。第１図に示すように、供給トレー３ａ内のＩＣチ
ップはリング２とともに搬送部４ａにてステージ６上に
搬送され、ステージ６の動きにより目合せ部５にて目合
せが行われる。この目合せされたＩＣチップ１はリング
２とともにステージ６によりプローブカード７の真下に
位置決めされ、プローブカード７を電気的に接触させ、
図示しない測定装置によりプローブカード７を通してＩ
Ｃチップ１の試験を行う。不良ＩＣチップが発見された
場合に、その位置データを記憶しておき、試験終了後に
ステージ６によりリング２をピックアップアーム８の位
置に搬入し、前記記憶データに基づいてピックアップア
ーム８を操作させ、リング２上の不良ＩＣチップを取り
除く。その後、ステージ６によりリング２を別の搬送部
４ｂに受け渡し、搬送部４ｂにてリング２を収納トレー
３ｂに収納させる。
ままりング２に保持されて供給トレー３ａに一旦収納さ
れる。第１図に示すように、供給トレー３ａ内のＩＣチ
ップはリング２とともに搬送部４ａにてステージ６上に
搬送され、ステージ６の動きにより目合せ部５にて目合
せが行われる。この目合せされたＩＣチップ１はリング
２とともにステージ６によりプローブカード７の真下に
位置決めされ、プローブカード７を電気的に接触させ、
図示しない測定装置によりプローブカード７を通してＩ
Ｃチップ１の試験を行う。不良ＩＣチップが発見された
場合に、その位置データを記憶しておき、試験終了後に
ステージ６によりリング２をピックアップアーム８の位
置に搬入し、前記記憶データに基づいてピックアップア
ーム８を操作させ、リング２上の不良ＩＣチップを取り
除く。その後、ステージ６によりリング２を別の搬送部
４ｂに受け渡し、搬送部４ｂにてリング２を収納トレー
３ｂに収納させる。
本発明によれば、不良ＩＣチップを取り除いてしまうた
め、収納トレー３ｂ内には良品ＩＣチップのみがシート
を介してリング２上に保持されたまま収納される。
め、収納トレー３ｂ内には良品ＩＣチップのみがシート
を介してリング２上に保持されたまま収納される。
本発明装置による製造工程を経た良品ＩＣチップはリン
グに保持されたまま収納トレー３ｂから取り出され、次
工程のマウント（ダイボンディング）工程１２にてマウ
ント作業が行われる。
グに保持されたまま収納トレー３ｂから取り出され、次
工程のマウント（ダイボンディング）工程１２にてマウ
ント作業が行われる。
以上説明したように本発明のプローバーは完成ウェハー
をダイサーに°て個々のＩＣに分割した後、プローバー
にて電気的試験を行い、不良ＩＣチップを除去して次工
程に送り込むため、確実に、かつ正確に不良品を取り除
くことができ１次工程での作業を能率良く行うことがで
きる効果を有する。
をダイサーに°て個々のＩＣに分割した後、プローバー
にて電気的試験を行い、不良ＩＣチップを除去して次工
程に送り込むため、確実に、かつ正確に不良品を取り除
くことができ１次工程での作業を能率良く行うことがで
きる効果を有する。
第１図は本発明の一実施例を示す構成図、第２図はＩＣ
製造工程を示す図である。 １・・・ダイシングされ切り離されたＩＣチップ２・・
・キャップリング ３ａ 、 ３ｂ・・・供給、収納
トレー４ａ、４ｂ・・・搬送部 ５・・・目合
せ部６・・・ステージ ７・・・プローブカ
ード８・・・ピックアップアーム 特許出願人 九州日本電気株式会社
製造工程を示す図である。 １・・・ダイシングされ切り離されたＩＣチップ２・・
・キャップリング ３ａ 、 ３ｂ・・・供給、収納
トレー４ａ、４ｂ・・・搬送部 ５・・・目合
せ部６・・・ステージ ７・・・プローブカ
ード８・・・ピックアップアーム 特許出願人 九州日本電気株式会社
Claims (1)
- １、シート上に貼付けられ、ダイシングされたＩＣチッ
プを保持するリングを供給、収納する供給・収納部と、
前記リングに保持されたＩＣチップに電気的に接触させ
るプローブカードと、前記リングを受け取って該リング
を水平面内の直交する二軸方向に移動させるステージと
、ステージ上のＩＣチップの目合せを行う目合せ部と、
前記各構成部相互間での搬送を行う搬送部と、不良ＩＣ
チップを取り除く除去部とを有することを特徴とする半
導体製造装置のプローバー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63027210A JPH01202832A (ja) | 1988-02-08 | 1988-02-08 | 半導体製造装置のプローバー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63027210A JPH01202832A (ja) | 1988-02-08 | 1988-02-08 | 半導体製造装置のプローバー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01202832A true JPH01202832A (ja) | 1989-08-15 |
Family
ID=12214741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63027210A Pending JPH01202832A (ja) | 1988-02-08 | 1988-02-08 | 半導体製造装置のプローバー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01202832A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001021617A (ja) * | 1999-07-07 | 2001-01-26 | Tesetsuku:Kk | 電子部品の搬送方法及び搬送装置 |
| JP2010045349A (ja) * | 2008-08-15 | 2010-02-25 | Mjc Probe Inc | プローブ試験および選別装置 |
-
1988
- 1988-02-08 JP JP63027210A patent/JPH01202832A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001021617A (ja) * | 1999-07-07 | 2001-01-26 | Tesetsuku:Kk | 電子部品の搬送方法及び搬送装置 |
| JP2010045349A (ja) * | 2008-08-15 | 2010-02-25 | Mjc Probe Inc | プローブ試験および選別装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6900459B2 (en) | Apparatus for automatically positioning electronic dice within component packages | |
| JP2000326151A (ja) | 小物製品自動組立装置 | |
| JPH06293434A (ja) | Ｉｃ搬送方式 | |
| US6546985B2 (en) | Die bonder | |
| JP2001176892A (ja) | ダイボンディング方法及びその装置 | |
| JPH01202832A (ja) | 半導体製造装置のプローバー | |
| JPH0250440A (ja) | ダイボンド装置 | |
| JP2002246448A (ja) | リードレス半導体素子の複合処理方法及び複合処理装置 | |
| JPH05136219A (ja) | 検査装置 | |
| JPH0798361A (ja) | 被検査体の収納具及びプローブ装置 | |
| JP3898401B2 (ja) | 部品供給装置 | |
| TW201926500A (zh) | 半導體晶粒分選和測試處理器系統及其方法 | |
| JP2849519B2 (ja) | 半導体素子接合装置 | |
| JP2002107306A (ja) | チップコンデンサ外観・電気特性検査方法および装置 | |
| KR100981864B1 (ko) | Ｑｆｎ 기판의 처리방법 | |
| JP2004186367A (ja) | 半導体装置の製造装置 | |
| KR100707717B1 (ko) | 반도체 칩 적층 방법 및 장치 | |
| JPH02140946A (ja) | プローバー | |
| JPH02136760A (ja) | 半導体素子の選別方法 | |
| JPH01272127A (ja) | ロボットハンドラのループ搬送方式 | |
| JP2001319897A (ja) | 半導体ウエーハの分割方法 | |
| KR100257982B1 (ko) | 바코드 웨이퍼 고유번호의 프레임 부착기능을 구비한 웨이퍼 마운팅 장치 | |
| JP2639953B2 (ja) | 半導体製造装置 | |
| JPH02134580A (ja) | 被測定体の選別方法 | |
| JPH02281158A (ja) | 半導体検査装置 |