JPH01200820A

JPH01200820A - 超高速分周回路

Info

Publication number: JPH01200820A
Application number: JP2518488A
Authority: JP
Inventors: Masahiro Muraguchi; 正弘村口; Kazuo Nagafune; 長船　一雄; Kuniki Owada; 大和田　邦樹; Hirotsugu Ogawa; 博世小川
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1988-02-05
Filing date: 1988-02-05
Publication date: 1989-08-14
Anticipated expiration: 2011-08-28
Also published as: JP2527781B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、単相クロック信号で動作する超高速分周回路
に関するものである。

〔従来の技術〕

現在、多用されている超高速分周回路にはスフティク型
、ダイナミック型、およびアナログ型がある。これらの
中で広帯域で、かつ、安定に動作するのはスフティク型
およびダイナミック型の分周回路である。下表の（ａ）
、（ｂ）はスフティク型分周回路、（ｃ）はダイナミッ
ク型分周回路である。

（以下、余白）分周回路本体表ｆＴ　　分周回路に使用しているＦＥＴの電流ｔｌｌ得
しゃ断層波数これらの分周回路の高速動作周波数限界（最大トグル周
波数）　ｆｍａｘは次式で表わされろ。

ｒｍａｘ　＜　［’ｒ／ｎここで、ｆＴは分周回路に使用しているＦ　Ｅ　Ｔの電
流利得しゃ断層波数、ｎの値は回路の種類に依存する定
数である。ｎの値は（ａ）の回路で４、（ｂ）の回路で
２、（ｃ）の回路てｌてあり、（ｃ）の回路は（ｂ）の
２倍、（ａ）の４倍の「ｍａｘを有ずろ。

ところが、（ｂ）および（Ｃ）の回路は位相差が１８０
度異むら２つのクロック信号（以下、両相クロック信号
と呼ぶ）を必要とするという大きな欠点がある。そこで
、通常は第５図に示すように、（ｂ）および（ｃ）の回
路の前段に差動増幅回路を用いて両相クロック信号を発
生さけることにより、単相り〔１ツク人力の分周回路を
構成し使用している。

また、両相クロック発生回路は差動増幅器の他に、ハイ
ブリッドリング等の受動回路でも構成できろ。第６図は
誘電体基板上にマイクロストリップ線路で形成したラッ
トレースと呼ばれているハイブリッドリングの例である
。

〔発明か解決しようとずろ課題〕

第５図に示すように、両相クロック発生回路を差動増幅
器で構成した場合には、次のような問題があった。すな
わち、高速動作限界が分周回路本体ではなく、差動増幅
回路の高周波限界で決定されてしまい、（ｂ）および（
ｃ）の回路の本来の高速性を発揮さけることができなか
った。

一方、第６図に示すようなハイブリッドリングを用いた
場合には、そのハイブリッドリングのらつ欠点による悪
影響を受けた。すなわち、ハイブリッドリングの欠点は
、動作中心周波数に対して２０％程度の帯域特性しか持
たない点、および動作中心周波数の１／２波長の直径の
円形領域を占汀ｒるために、半導体基板上にて分周回路
部と混載さ什ることが経済的に非現実的な面積となると
いう点である。例えば、中心動作周波数を１５０１１ｚ
に設定した場合、その動作範囲は１３．５０１−１ｚ〜
１６．５　Ｇ　Ｉｌｚに限られろ。また、直径４ｍｍ程
度の円形領域を重訂するため、０．５ｍｍ角程度の重訂
面積の分周回路部と同一半導体基板上に形成することに
対する１１１点は乏しい。

本発明の目的は、半導体基板上で分周回路部と混載が可
能な程度小型で、かつ、高速動作限界のない両相クロツ
ク発生回路を提供し、単相クロック入力の超高速分周回
路を実現することにある。

〔課題を解決するための手段〕

本発明の超高速分周回路は、誘電体基板上において、１本の基帛となる特性インピー
ダンスＺ。を有するスロット線路に、前記特性インピー
ダンスＺ。のｌ／２のインピーダンス値を打゛４゛ろ抵
抗負荷を末端に接続した特性インピーダンスＺ０／２　
の２本のスロット線路を接続し、後者２本の特性インピ
ーダンスＺ。／２　のスロット線路間で共存しない導体
より信号線を引き出し、位相差が１８０°異なる２つの
入力信号によって動作する分周回路部の入力端にそれぞ
れ接続し、さらに、後者２本のスロット線路間で共有す
る導体を分周回路部の接地導体に接続し、前記特性イン
ピーダンスＺ。のスロット線路の特性インピーダンスＺ
０／２　のスロット線路２本と接続されていない端部を
分周回路の信号入力端子としたことを特徴とする。

本発明は、両相クロック発生回路において単相入力端子
の入力インピーダンスＺ。と両相出力端子の出力インピ
ーダンスを等しくさ仕ず、Ｚｏ／２としたことから、イ
ンピーダンス変換器による帯域制限を受けない点が、従
来のハイブリッドリング等の技術と大きく異なる。この
ため、本発明によれば、小型で、かつ、帯域特性を持た
ない両相クロツタ発生口路か実現できる。

［作用］本発明は、スロット線路の分岐を利用し、第２図に示す
ように、両相クロック信号を得る。単なる分岐であるの
で、数１００μｍ角程度の極微細領域で両相クロック発
生回路を実現できる。

また、分岐後の２本のスロット線路の特性インピーダン
スを分岐前のスロット線路の特性インピーダンスＺ。の
Ｉ／２　　の値とし、かつ、その終端をインピーダンス
Ｚ。／２　の抵抗負荷とすることにより、分岐部での入
力クロックの反射は；＋Ｉｔ　（なり、また、スロット
中のクロック信号は常に進行波となる。したがって、ス
〔！ブト線路の長さとクロック周波数との関係は無くな
り、両相クロック発生回路の周波数特性の変化は理論上
止しない。

なお、ＦＥＴで構成した分周回路部の入力インピーダン
スは分岐後のスロット線路の特性インピーダンスＺ。／
２と比較して、十分高くできるので、スロット線路中の
クロック信号を乱すことはない。

〔実施例〕

以下、本発明の実施例を第１図ないし第４図に基づいて
説明する。

第１図は本発明の第一の実施例を説明ずろ丸めの図であ
−、て、図中１は特性インピーダンスＺ。

のスロット線路の入力端、２および３は特性インピーダ
ンスＺ。／２のスロット線路、４はインピーダンス７．
．／２　　の終端抵抗、５および６は位相差か１８０°
異なるりＯツク信ｔ３−人力で動作する分周回路部の高
インピーダンス人力接続線、７は分周回路部の接地端子
との低インピーダンス接続線、８はエアプツシなどを用
いた交差配線、９は分周出力線である。

入力端１より入力された中相クロック信号は、＋８０°
位相が異なる２つのクロック信号に無反射で等分配され
、スロット線路２および３中を１云搬し、終端抵抗４に
て無反射で吸収される。スロット線路２および３間で共
有しない導体から高インピーダンス入力接続線５および
６を引き出して、分周回路部のクロック信号入力端子に
接続し、かつ、スロット線路２および３間で共有する導
体を低インピーダンス線路７によって分周回路部の接地
端子に接続することにより、スロット線路２および３中
を伝搬しているクロック信号の電圧が分周回路部の２つ
の入力端子に印加される。高インピーダンス人力接続線
５および６によって伝えられるクロック信号の電圧は、
位相差か＋８０°異なることから本実施例の構造により
、両相クロック入力の分周回路部を駆動できろ。

第３図は本発明の第２の実施例の説明図である。

本実施例では、スロット線路の一部をコプレーナ線路に
置き換えている。

図中１１は特性インピーダンスＺ。のコプレーナ線路の
入力端、１２はエアブリッジ交差配線を利用したコプレ
ーナ−スロット変換部、１３は特性インピーダンスＺ。

のスロット線路、１４および１５は特性インピーダンス
Ｚ。／２　のスロット線路、１６および１７はスロヅト
ーコブレーナ変換部、１８およびＩ９は特性インピーダ
ンスｚ、／２　　のコプレーナ線路、２０はインピーダ
ンスＺ。／２　の終端抵抗、２１よ３よび２２は位相差
が＋８０°異なるり〔１ツク信号人力で動作する分周回
路部の高インピーダンス入力接続線、２３は分周回路部
の接地端子との低インピーダンス接続線、２４は分周出
力線である。コプレーナ線路を用いると分周回路部にバ
イアスを供給する場１″７に、直流１ｉｆｔ　＋１−を
行なうことが容易となる。

第４図は、前述した第２の実施例の測定結果を示４゛。

分周回路部には、ＧａＡｓＭｒ＞５ＦＥＴで＋１が成し
たダイナミック分周２（を使用した。前述した第２の実
施例の構造の分周回路の最大トグル周波数は約１７ＧＩ
Ｉｚであり、これは、外部測定器で発生さＵｏた両相ク
ロック信号で同一分周回路部を駆動させた場合の最大ト
グル周波数と一致した。

従って、本発明により、両相り（ノック入力の分周回路
部の最大トグル周波数を劣下さ仕ることなく、中相り〔
ｌツク入力分周回路を実現できることか靴認された。

〔発明の効果〕

以」二説明したように、本発明の超高速分周回路は、従
来においては高速動作の潜在能力を有しなから、両相ク
ロック発生回路の限界のために充分にその能力を発揮で
きなかった両相クロック入力の分周回路を、その限界周
波数まで能力を発揮させることが可能となった。

また、本発明を用いれば、分周回路部と両相クロック発
生回路とを同一半導体Ｊ１（板上に形成でき、デツプ面
積もｌ　、　５　ｍ＋ｎｒＱ以下と極めて小さくするこ
とができる。

また、ｌ０ＧＩＩｚ’ｉ越える周波数での超高速分周回
路は、超高周波周波数シンセサイザ等の位相側１２１１
回路に必要で、その利用範囲は極めて広い。

【図面の簡単な説明】

第１図は本発明の第１の実施例を説明するための概略構
成図、第２図は本発明の基本原理を説明するための概念
図、第３図は本発明の第２の実施例を説明するための概
略構成図、第４図は本発明の第２の実施例の分周回路の
測定結果（分周回路部はＧａＡｓダイナミック分周回路
）である。第５図は両相クロック分周回路を有する従来例の？ｎ相
り【ノック入力分周回路の概略構成図、第６図は従来例
の両相クロック発生回路（ラットレースと呼ばれろハイ
ブリッドリング）の＋１４成図である。１・・・・・特性インピーダンスＺ。のスロット線路の
入力端、２．３・・・・・・特性インピーダンスＺ。／２のス【
１ソト線路、４・・・・・・インピーダンスＺ。／２の終端抵抗、５
．６・・・・・分周回路部の高インピーダンス人力接続
線、７・・・・・・分周回路部の接地端子との低インピーダ
ンス接続線、８・・・・・・交差配線、　　９・・・・分周出力線、
１１・・・・・・特性インピーダンスＺ。のコプレーナ
線路の入力端、１２・・・・・コプレーナ−スロット変換部、１３・・
・・・・特性インピーダンスＺ。のスロット線路、１４
．１５・−・特性インピーダンスＺ。／２のスロット線
路、１６．１７・・・・・スロット−コプレーナ変換部、１
８．１９・・・・特性インピーダンスＺ。／２のコプレ
ーナ線路、２０　・・インピーダンスＺ。／２の終端抵抗、２１．
２２−・・・・分周回路部の高インピーダンス人力接続
線、２３・・・分周回路部の接地端Ｐとの低インピーダンス
接続線、２１・・・・分周出力線。出願人　　日本電信電話株式会社第１図００７［１＝１７．ｆＳｎ１８００り０ン７山力

Claims

【特許請求の範囲】

（１）誘電体基板上において、１本の基準となる特性イ
ンピーダンスＺ＿０を有するスロット線路に、前記特性
インピーダンスＺ＿０の１／２のインピーダンス値を有
する抵抗負荷を末端に接続した特性インピーダンスＺ＿
０／２の２本のスロット線路を接続し、後者２本の特性
インピーダンスＺ＿０／２のスロット線路間で共有しな
い導体より信号線を引き出し、位相差が１８０°異なる
２つの入力信号によって動作する分周回路部の入力端に
それぞれ接続し、さらに、後者２本のスロット線路間で
共有する導体を分周回路部の接地導体に接続し、前記特
性インピーダンスＺ＿０のスロット線路の特性インピー
ダンスＺ＿０／２のスロット線路２本と接続されていな
い端部を分周回路の信号入力端子とした超高速分周回路
。
（２）前記の超高速分周回路のスロット線路の一部をコ
プレーナ線路に置き換えた第１請求項に記載の超高速分
周回路。