JP2522649B2 - 超高速集積回路 - Google Patents
超高速集積回路Info
- Publication number
- JP2522649B2 JP2522649B2 JP61189578A JP18957886A JP2522649B2 JP 2522649 B2 JP2522649 B2 JP 2522649B2 JP 61189578 A JP61189578 A JP 61189578A JP 18957886 A JP18957886 A JP 18957886A JP 2522649 B2 JP2522649 B2 JP 2522649B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- line
- terminal
- signal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば10GHz以上の超高速で動作させる集
積回路に関するものであり、特に、その入力回路に特徴
を有する超高速集積回路に関するものである。
積回路に関するものであり、特に、その入力回路に特徴
を有する超高速集積回路に関するものである。
第６図は従来の集積回路を示す概略構成図である。同
図において、入力回路部３は入力用接続端子パッド１と
高インピーダンスの入力信号引き込み線２より構成され
ている。符号４は主回路部、符号５は出力回路部であ
る。第７図は、このような従来形の入力回路部を備えた
分周回路の一例を示す概略平面図であり、1a、1bは入力
端子、6a、6bは接地端子、7a、7bはバイアス端子、8a、
8bは出力端子である。
図において、入力回路部３は入力用接続端子パッド１と
高インピーダンスの入力信号引き込み線２より構成され
ている。符号４は主回路部、符号５は出力回路部であ
る。第７図は、このような従来形の入力回路部を備えた
分周回路の一例を示す概略平面図であり、1a、1bは入力
端子、6a、6bは接地端子、7a、7bはバイアス端子、8a、
8bは出力端子である。
このような従来回路の入力回路部は単に導体をパター
ニングしたものに過ぎず、特性インピーダンスに関して
何等考慮されていないため、超高周波入力信号の大半は
入力パッド１の部分で反射され、入力信号源に不要波と
して戻ってしまう。また、超高周波の入力信号を入れる
ためには、主回路部４の初段トランジスタの極力近い位
置まで50Ω線路でもっていく必要があるが、上述したよ
うに特性インピーダンスに関して何等考慮されていない
ため、入力パッド１の位置から既に50Ωではなくなって
しまう。
ニングしたものに過ぎず、特性インピーダンスに関して
何等考慮されていないため、超高周波入力信号の大半は
入力パッド１の部分で反射され、入力信号源に不要波と
して戻ってしまう。また、超高周波の入力信号を入れる
ためには、主回路部４の初段トランジスタの極力近い位
置まで50Ω線路でもっていく必要があるが、上述したよ
うに特性インピーダンスに関して何等考慮されていない
ため、入力パッド１の位置から既に50Ωではなくなって
しまう。
また、超高速集積回路の測定では、超高周波測定系と
の適合性が悪いと、集積回路それ自身の周波数限界の他
に、測定系との整合性の悪さから生じた周波数限界が存
在することになり、十分な測定が不可能となるが、上記
従来回路では測定系との適合性が非常に悪かった。
の適合性が悪いと、集積回路それ自身の周波数限界の他
に、測定系との整合性の悪さから生じた周波数限界が存
在することになり、十分な測定が不可能となるが、上記
従来回路では測定系との適合性が非常に悪かった。
本発明の超高速集積回路は上記問題点に鑑みてなされ
たものであり、一端は信号入力端子とし、他端は信号モ
ニタ出力端子または入力整合・調整用端子などの終端手
段が接続されたコプレーナ線路の中心導体ストリップの
途中から信号線を空間配線によりコプレーナ線路の接地
導体と接続することなく交差させて引き出し、この引き
出し線を主回路部の入力側初段のトランジスタと接続し
た入力回路部を備えたものである。
たものであり、一端は信号入力端子とし、他端は信号モ
ニタ出力端子または入力整合・調整用端子などの終端手
段が接続されたコプレーナ線路の中心導体ストリップの
途中から信号線を空間配線によりコプレーナ線路の接地
導体と接続することなく交差させて引き出し、この引き
出し線を主回路部の入力側初段のトランジスタと接続し
た入力回路部を備えたものである。
コプレーナ線路の一端を信号入力端子、他端を信号モ
ニタ出力端子または入力整合・調整用端子として使用す
ることにより、信号入力端子に入力された超高周波信号
は、その大部分が信号モニタ出力端子または入力整合・
調整用端子に出力され、信号入力端子ではほとんど反射
が起こらない。
ニタ出力端子または入力整合・調整用端子として使用す
ることにより、信号入力端子に入力された超高周波信号
は、その大部分が信号モニタ出力端子または入力整合・
調整用端子に出力され、信号入力端子ではほとんど反射
が起こらない。
以下、実施例と共に本発明を詳細に説明する。
第１図は本発明の一実施例を示す概略平面図であり、
第６図と同一もしくは相当部分には同一の符号を付して
ある。入力回路３は、コプレーナ線路を主たる構成要素
としており、同図ではコプレーナ線路の中心導体ストリ
ップ17およびその途中に接続された引き込み線２にハッ
チングを施してある。13はコプレーナ線路の接地導体で
あり、中心導体ストリップ17と同一の平面上において、
中心導体ストリップ17の両側に適当な間隔をもって配置
されると共に、複数箇所で接地されている。
第６図と同一もしくは相当部分には同一の符号を付して
ある。入力回路３は、コプレーナ線路を主たる構成要素
としており、同図ではコプレーナ線路の中心導体ストリ
ップ17およびその途中に接続された引き込み線２にハッ
チングを施してある。13はコプレーナ線路の接地導体で
あり、中心導体ストリップ17と同一の平面上において、
中心導体ストリップ17の両側に適当な間隔をもって配置
されると共に、複数箇所で接地されている。
コプレーナ線路の一端は、信号入力端子として使用さ
れ、他端は信号モニタ出力端子または入力整合・調整用
端子として使用される。すなわち、中心導体ストリップ
17の一端11は信号入力端子のパッド部となり、他端12は
信号モニタ出力端子または入力整合・調整用端子のパッ
ド部となる。
れ、他端は信号モニタ出力端子または入力整合・調整用
端子として使用される。すなわち、中心導体ストリップ
17の一端11は信号入力端子のパッド部となり、他端12は
信号モニタ出力端子または入力整合・調整用端子のパッ
ド部となる。
コプレーナ線路は、信号入力端子側端部から信号モニ
タ出力端子または入力整合・調整用端子側端部に至るま
で全て50Ωとなるように、中心導体ストリップ17の幅お
よび中心導体ストリップ17と両側の接地導体13の間隔を
定めてある。そのため、入力信号引き込み線２の直前ま
で50Ωとなっている。
タ出力端子または入力整合・調整用端子側端部に至るま
で全て50Ωとなるように、中心導体ストリップ17の幅お
よび中心導体ストリップ17と両側の接地導体13の間隔を
定めてある。そのため、入力信号引き込み線２の直前ま
で50Ωとなっている。
空間配線部16は、コプレーナ線路の接地導体13と引き
込み線２とが空間配線されている。すなわち、引き込み
線２の上を空気または誘導体薄膜等を介して接地導体13
が立体的に交差している。空気および誘導体薄膜を介在
させるものを特にエアーブリッジ配線と言われている。
この空間配線部16の存在により、コプレーナ線路が引き
込み線２により分断されずにすむ。
込み線２とが空間配線されている。すなわち、引き込み
線２の上を空気または誘導体薄膜等を介して接地導体13
が立体的に交差している。空気および誘導体薄膜を介在
させるものを特にエアーブリッジ配線と言われている。
この空間配線部16の存在により、コプレーナ線路が引き
込み線２により分断されずにすむ。
空間配線部14,15は、必ずしも必須の構成ではない。
しかし、コプレーナ線路の中心導体ストリップ17の左右
両側に存在する接地導体13の経路長が互いに大きく異な
る場合には、空間配線技術を用いて左右の接地導体間を
連結し、強制的に電位を同じにしてやることにより、コ
プレーナ線路のモードを維持することができる。空間配
線部14,15はこのような意図で設けられている。
しかし、コプレーナ線路の中心導体ストリップ17の左右
両側に存在する接地導体13の経路長が互いに大きく異な
る場合には、空間配線技術を用いて左右の接地導体間を
連結し、強制的に電位を同じにしてやることにより、コ
プレーナ線路のモードを維持することができる。空間配
線部14,15はこのような意図で設けられている。
出力回路部５もコプレーナ線路で構成されており、中
心導体ストリップ18と接地導体19を有する。ただし、引
き出し線20との接続は、入力回路部３の場合と異なり、
単にその端部において行われている。
心導体ストリップ18と接地導体19を有する。ただし、引
き出し線20との接続は、入力回路部３の場合と異なり、
単にその端部において行われている。
つぎに、本実施例の動作を説明する。
引き込み線２および主回路部（具体的には分周回路）
４の入力インピーダンスは一般に高インピーダンスであ
るため、入力端子11から入力された超高周波信号は、そ
の大部分が信号モニタ出力端子または入力整合・調整用
端子12に出力される。このとき、信号モニタ出力端子ま
たは入力整合・調整用端子12に信号モニタ装置または整
合用チューナや終端器等を接続すれば、入力端子11には
ほとんど反射波が見られず、信号源を安定して動作させ
ることができる。
４の入力インピーダンスは一般に高インピーダンスであ
るため、入力端子11から入力された超高周波信号は、そ
の大部分が信号モニタ出力端子または入力整合・調整用
端子12に出力される。このとき、信号モニタ出力端子ま
たは入力整合・調整用端子12に信号モニタ装置または整
合用チューナや終端器等を接続すれば、入力端子11には
ほとんど反射波が見られず、信号源を安定して動作させ
ることができる。
入力信号モニタ出力は、入力波形と出力波形との比較
に用いることができ、測定の簡便化に役立つ。また、信
号モニタ出力端子または入力整合・調整用端子12に上述
したように整合用チューナを接続すれば、集積回路の入
力に大電力を供給することも可能となる。
に用いることができ、測定の簡便化に役立つ。また、信
号モニタ出力端子または入力整合・調整用端子12に上述
したように整合用チューナを接続すれば、集積回路の入
力に大電力を供給することも可能となる。
さらに、10GHz以上の周波数帯において、ウエハ状態
で集積回路測定を行うためには、マイクロ波オンウエハ
プローバを使用する必要があるが、このプローバの先端
はコプレーナ形の端子となっており、本実施例の入力回
路３はかかるプローバに完全に適合する。
で集積回路測定を行うためには、マイクロ波オンウエハ
プローバを使用する必要があるが、このプローバの先端
はコプレーナ形の端子となっており、本実施例の入力回
路３はかかるプローバに完全に適合する。
第２図は、本発明による入力回路部を備えた分周回路
の一例を示す概略平面図である。この回路は、信号源な
どの測定系と良く適合し、原理的にはコプレーナ線路の
伝送限界の周波数まで使用可能である。これは、100GHz
以上でも使用可能であることを意味する。同図におい
て、21は第１入力端子、22は第２入力端子、23は第１入
力モニタ端子、24は第２入力モニタ端子、25は第１出力
端子、26は第２出力端子、27,28はバイアス端子であ
る。
の一例を示す概略平面図である。この回路は、信号源な
どの測定系と良く適合し、原理的にはコプレーナ線路の
伝送限界の周波数まで使用可能である。これは、100GHz
以上でも使用可能であることを意味する。同図におい
て、21は第１入力端子、22は第２入力端子、23は第１入
力モニタ端子、24は第２入力モニタ端子、25は第１出力
端子、26は第２出力端子、27,28はバイアス端子であ
る。
このような超高速分周回路では、平衡入力（両相入
力）が必要であるが、コプレーナ線路では平衡−不平衡
変換が非常に容易であるため、将来、他の回路との複合
化に非常に便利である。すなわち、一般的な回路のほと
んどは不平衡入力および出力となっているため、これら
の回路と接続をとるためには、スロット線路を用いて不
平衡−平衡変換を行うことが必要である。本発明の入力
回路に用いられているコプレーナ線路はかかるスロット
線路との変換が非常に容易である。
力）が必要であるが、コプレーナ線路では平衡−不平衡
変換が非常に容易であるため、将来、他の回路との複合
化に非常に便利である。すなわち、一般的な回路のほと
んどは不平衡入力および出力となっているため、これら
の回路と接続をとるためには、スロット線路を用いて不
平衡−平衡変換を行うことが必要である。本発明の入力
回路に用いられているコプレーナ線路はかかるスロット
線路との変換が非常に容易である。
この点をさらに詳しく説明する。超高速集積回路を動
作させるためには、位相差が180°の異なる２つの入力
（平衡入力または両相入力と言う）を必要とする場合が
多い。特に分周回路を10GHz以上で動作させるためには
必ず必要となる。一方、信号源は一般に不平衡線路の同
軸出力であるから、ここで、不平衡−平衡変換が必要と
なる。不平衡−平衡変換を平面回路内で構成する手段と
してスロット線路がある。平衡型線路であるスロット線
路は、第３図の説明図に示すように、分岐で分配するだ
けで電気力線を逆方向で出力させることができ、位相差
180°の出力を容易に得ることができる。第４図の平面
図はコプレーナ線路をスロット線路に変換して、両相出
力にした例であり、31は入力端子、32は位相０°の出力
端子、33は位相180°の出力端子である。この両出力を
コプレーナ線路にそれぞれ変換して、例えば第２図の入
力端子21,22にそれぞれ入力すればよい。このように、
コプレーナ形式では不平衡−平衡変換が同一平面上で全
て行うことができる。ちなみに、コプレーナ線路に代え
てマイクロストリップ線路を用い、マイクロストリップ
線路−スロット線路変換を行おうとすると、第５図に示
すようにマイクロストリップ41とスロット線路の片側導
体42を誘導体基板43にスルーホール44を形成して接続す
る必要がある。なお、第５図（ａ）は平面図、同図
（ｂ）は裏面図、同図（ｃ）は側面図である。このよう
に、基板の両面を用いることは集積回路には適していな
いことは明らかである。
作させるためには、位相差が180°の異なる２つの入力
（平衡入力または両相入力と言う）を必要とする場合が
多い。特に分周回路を10GHz以上で動作させるためには
必ず必要となる。一方、信号源は一般に不平衡線路の同
軸出力であるから、ここで、不平衡−平衡変換が必要と
なる。不平衡−平衡変換を平面回路内で構成する手段と
してスロット線路がある。平衡型線路であるスロット線
路は、第３図の説明図に示すように、分岐で分配するだ
けで電気力線を逆方向で出力させることができ、位相差
180°の出力を容易に得ることができる。第４図の平面
図はコプレーナ線路をスロット線路に変換して、両相出
力にした例であり、31は入力端子、32は位相０°の出力
端子、33は位相180°の出力端子である。この両出力を
コプレーナ線路にそれぞれ変換して、例えば第２図の入
力端子21,22にそれぞれ入力すればよい。このように、
コプレーナ形式では不平衡−平衡変換が同一平面上で全
て行うことができる。ちなみに、コプレーナ線路に代え
てマイクロストリップ線路を用い、マイクロストリップ
線路−スロット線路変換を行おうとすると、第５図に示
すようにマイクロストリップ41とスロット線路の片側導
体42を誘導体基板43にスルーホール44を形成して接続す
る必要がある。なお、第５図（ａ）は平面図、同図
（ｂ）は裏面図、同図（ｃ）は側面図である。このよう
に、基板の両面を用いることは集積回路には適していな
いことは明らかである。
以上説明したように本発明の超高速集積回路によれ
ば、その入力回路部をコプレーナ線路で構成すると共
に、コプレーナ線路の他端部に信号モニタ出力端子また
は入力整合・調整用端子を設けたことにより、高周波限
界まで簡単に測定を行うことができると共に、測定系の
安定化、信号源電力の効率的な利用に有効である。ま
た、超高速分周回路等では平衡入力が必要であるが、コ
プレーナ形式は平衡−不平衡変換が非常に容易であるた
め、入力回路部にコプレーナ線路を用いた本発明は他の
回路との複合化に非常に便利である。
ば、その入力回路部をコプレーナ線路で構成すると共
に、コプレーナ線路の他端部に信号モニタ出力端子また
は入力整合・調整用端子を設けたことにより、高周波限
界まで簡単に測定を行うことができると共に、測定系の
安定化、信号源電力の効率的な利用に有効である。ま
た、超高速分周回路等では平衡入力が必要であるが、コ
プレーナ形式は平衡−不平衡変換が非常に容易であるた
め、入力回路部にコプレーナ線路を用いた本発明は他の
回路との複合化に非常に便利である。
第１図は本発明の一実施例を示す概略平面図、第２図は
本発明を分周回路に適用した例を示す概略平面図、第３
図はスロット線路の分岐での電気力線の様子を示す説明
図、第４図はコプレーナ線路−スロット線路変換を示す
平面図、第５図はマイクロストリップ線路−スロット線
路変換を示す説明図、第６図は従来の集積回路を示す概
略平面図、第７図は従来の分周回路の一例を示す概略平
面図である。 ２…引き込み線、３…入力回路部、４…主回路部、11…
信号入力端子、12…信号モニタ出力端子または入力整合
・調整用端子、13…コプレーナ線路の接地導体、14,15,
16…空間配線部、17…コプレーナ線路の中心導体ストリ
ップ。
本発明を分周回路に適用した例を示す概略平面図、第３
図はスロット線路の分岐での電気力線の様子を示す説明
図、第４図はコプレーナ線路−スロット線路変換を示す
平面図、第５図はマイクロストリップ線路−スロット線
路変換を示す説明図、第６図は従来の集積回路を示す概
略平面図、第７図は従来の分周回路の一例を示す概略平
面図である。 ２…引き込み線、３…入力回路部、４…主回路部、11…
信号入力端子、12…信号モニタ出力端子または入力整合
・調整用端子、13…コプレーナ線路の接地導体、14,15,
16…空間配線部、17…コプレーナ線路の中心導体ストリ
ップ。
Claims (3)
- 【請求項１】一端は信号入力端子とし、他端は終端手段
が接続されたコプレーナ線路の中心導体ストリップの途
中から信号線を空間配線により前記コプレーナ線路の接
地導体と接続することなく交差させて引き出し、この引
き出し線を主回路部の入力側初段のトランジスタと接続
した入力回路部を有する超高速集積回路。 - 【請求項２】特許請求の範囲第１項記載の超高速集積回
路において、前記終端手段は信号モニタ出力端子である
ことを特徴とする超高速集積回路。 - 【請求項３】特許請求の範囲第１項記載の超高速集積回
路において、前記終端手段は入力整合・調整用端子であ
ることを特徴とする超高速集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61189578A JP2522649B2 (ja) | 1986-08-14 | 1986-08-14 | 超高速集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61189578A JP2522649B2 (ja) | 1986-08-14 | 1986-08-14 | 超高速集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6346752A JPS6346752A (ja) | 1988-02-27 |
| JP2522649B2 true JP2522649B2 (ja) | 1996-08-07 |
Family
ID=16243675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61189578A Expired - Fee Related JP2522649B2 (ja) | 1986-08-14 | 1986-08-14 | 超高速集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522649B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5528203A (en) * | 1994-09-26 | 1996-06-18 | Endgate Corporation | Coplanar waveguide-mounted flip chip |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5539614U (ja) * | 1978-09-07 | 1980-03-14 | ||
| JPS6030124B2 (ja) * | 1979-12-17 | 1985-07-15 | 三菱電機株式会社 | ハイブリツド結合器 |
| JPS5952907A (ja) * | 1982-09-20 | 1984-03-27 | Mitsubishi Electric Corp | マイクロ波半導体増幅器 |
-
1986
- 1986-08-14 JP JP61189578A patent/JP2522649B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6346752A (ja) | 1988-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5265266A (en) | Resistive planar star double-balanced mixer | |
| JP3134086B2 (ja) | コプレーナ線路塔載フリップチップ | |
| US4882553A (en) | Microwave balun | |
| JPS60208101A (ja) | マイクロ波無線周波電力デバイダ・コンバイナ | |
| JPS6349402B2 (ja) | ||
| JP2522649B2 (ja) | 超高速集積回路 | |
| US6411175B1 (en) | Power distribution/synthesis apparatus | |
| US6275689B1 (en) | Double-balanced mixer | |
| US4591812A (en) | Coplanar waveguide quadrature hybrid having symmetrical coupling conductors for eliminating spurious modes | |
| EP2418726A1 (en) | Broadband balun | |
| JPH0767042B2 (ja) | 分岐回路 | |
| US4577167A (en) | Microstrip line branching coupler having coaxial coupled remote termination | |
| US4455536A (en) | Push-pull microwave amplifier | |
| US20030045262A1 (en) | Waveguide mixer/coupler | |
| JP2001094012A (ja) | 半導体チップ搭載基板及び高周波装置 | |
| JPH0770887B2 (ja) | 半導体素子の整合回路 | |
| Hettak et al. | Practical design of uniplanar broadband subsystems. Application to a wideband hybrid magic tee | |
| RU2024122C1 (ru) | Направленный ответвитель | |
| JPS6346801A (ja) | 超高周波信号分配回路 | |
| Ho et al. | A broad-band uniplanar branch-line coupler using a coupled rectangular slotline ring | |
| JP2527781B2 (ja) | 超高速分周回路 | |
| JP2001102822A (ja) | 高周波分岐／結合装置 | |
| JP2912293B2 (ja) | 電力分配合成器終端方式 | |
| JP2644561B2 (ja) | ハイブリッド回路 | |
| SU701445A1 (ru) | Микрополосковый гибрид |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |