JPH01200461A - Ｆｉｆｏ型メモリによるアービトレーション方式 - Google Patents
Ｆｉｆｏ型メモリによるアービトレーション方式Info
- Publication number
- JPH01200461A JPH01200461A JP2542488A JP2542488A JPH01200461A JP H01200461 A JPH01200461 A JP H01200461A JP 2542488 A JP2542488 A JP 2542488A JP 2542488 A JP2542488 A JP 2542488A JP H01200461 A JPH01200461 A JP H01200461A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- resource
- data
- resources
- identification number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 67
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は複数のプロセスまたは複数のプロセッサがリソ
ースを共有しているシステムにおけるアービトレーショ
ン方式に関する。
ースを共有しているシステムにおけるアービトレーショ
ン方式に関する。
（従来の技術）
複数のプロセスまたは複数のプロセッサがリソースを共
有しているシステムにおいては、リソースの使用に関し
て競合することが起こる。
有しているシステムにおいては、リソースの使用に関し
て競合することが起こる。
従来、複数のプロセスまたは複数のプロセッサがリソー
スを共有しているシステムにおけるリソースの使用権の
アービトレーションとしては、１ビツトのセマフオアに
よるものが主流であった。
スを共有しているシステムにおけるリソースの使用権の
アービトレーションとしては、１ビツトのセマフオアに
よるものが主流であった。
（発明が解決しようとする問題点）
しかし、前記した従来の１ビツトのセマフオアによるア
ービトレーションでは、複数のプロセスまたは複数のプ
ロセッサで共有しているリソースを、現在、自分が使用
できるか否かの情報しか得られず、しかも、リソースの
使用を要求したときにリソースが使用中であって自分が
使用権を得るまで待っている間に、他からリソースの使
用の要求が発生した場合には、リソースの使用に対する
要求の発生の時点の前後とは無関係にリソースの次の使
用権が決まるので、いつの時点でリソースの使用権が得
られるのかが不確実であった。
ービトレーションでは、複数のプロセスまたは複数のプ
ロセッサで共有しているリソースを、現在、自分が使用
できるか否かの情報しか得られず、しかも、リソースの
使用を要求したときにリソースが使用中であって自分が
使用権を得るまで待っている間に、他からリソースの使
用の要求が発生した場合には、リソースの使用に対する
要求の発生の時点の前後とは無関係にリソースの次の使
用権が決まるので、いつの時点でリソースの使用権が得
られるのかが不確実であった。
（問題点を解決するための手段）
本発明は複数のプロセスまたは複数のプロセッサがリソ
ースを共有しているシステムにおけるアービトレーショ
ン方式において、リソースを共有している複数のプロセ
スまたは複数のプロセッサの個々のもの毎に、予めそれ
ぞれ個別の特定な識別番号を与えておく手段と、前記し
たリソースを共有している複数のプロセスまたは複数の
プロセッサが、リソースの使用に先立って自己に付され
ている識別番号をＦＩＦＯ型メモツメモリむ手段と、Ｆ
ＩＦｏ型メモリの記憶内容に変化を与えない状態でＦＩ
ＦＯ型メモツメモリ出力データを読出し、そのデータと
自己に付されている識別番号とを比較する手段と、前記
した比較手段による比較の結果としてＦＩＦＯ型メモツ
メモリ出力データが自己の識別番号に一致しているとき
だけにリソースを使用する手段と、リソースの使用の終
了後にＦＩＦＯ型メモツメモリ頭のデータを取出し出力
を更新する手段とからなるＦＩＦＯ型メモツメモリアー
ビトレーション方式を提供する。
ースを共有しているシステムにおけるアービトレーショ
ン方式において、リソースを共有している複数のプロセ
スまたは複数のプロセッサの個々のもの毎に、予めそれ
ぞれ個別の特定な識別番号を与えておく手段と、前記し
たリソースを共有している複数のプロセスまたは複数の
プロセッサが、リソースの使用に先立って自己に付され
ている識別番号をＦＩＦＯ型メモツメモリむ手段と、Ｆ
ＩＦｏ型メモリの記憶内容に変化を与えない状態でＦＩ
ＦＯ型メモツメモリ出力データを読出し、そのデータと
自己に付されている識別番号とを比較する手段と、前記
した比較手段による比較の結果としてＦＩＦＯ型メモツ
メモリ出力データが自己の識別番号に一致しているとき
だけにリソースを使用する手段と、リソースの使用の終
了後にＦＩＦＯ型メモツメモリ頭のデータを取出し出力
を更新する手段とからなるＦＩＦＯ型メモツメモリアー
ビトレーション方式を提供する。
（実施例）
以下、本発明のＦＩＦｏ型メモリによるアービトレーシ
ョン方式の具体的な内容について、詳細に説明する。添
付図面は本発明のＦＩＦＯ型メモツメモリアービトレー
ション方式の一実施態様のブロック図であって、この第
１図において１４はＦＩＦＯ型メモツメモリはデータ・
ドライバ、４はアドレス・デコーダ、５〜７はアンド回
路である。
ョン方式の具体的な内容について、詳細に説明する。添
付図面は本発明のＦＩＦＯ型メモツメモリアービトレー
ション方式の一実施態様のブロック図であって、この第
１図において１４はＦＩＦＯ型メモツメモリはデータ・
ドライバ、４はアドレス・デコーダ、５〜７はアンド回
路である。
前記したＦＩＦＯ型メモダメモリ１４知のように先入れ
先出し法に従って動作するメモリであって、データバス
１７を介して供給されるデジタル・データを、線１１を
介して供給されているＦＩＦＯ書込み信号によって書込
んで記憶し、また、それに線１２を介して供給されるＦ
ＩＦＯ読出し信号によって、それに記憶されていたデジ
タル・データにおいてデータ出力端子に現われているデ
ジタル・データ（ＦＩＦＯ型メモツメモリされていた先
頭のデジタル・データ）を出力するとともに、次に供給
されるＦＩＦＯ読出し信号の供給時に出力されるべきデ
ジタル・データがデータ・出力端子に現われる状態に出
力を更新しうるような構成を有するものである。
先出し法に従って動作するメモリであって、データバス
１７を介して供給されるデジタル・データを、線１１を
介して供給されているＦＩＦＯ書込み信号によって書込
んで記憶し、また、それに線１２を介して供給されるＦ
ＩＦＯ読出し信号によって、それに記憶されていたデジ
タル・データにおいてデータ出力端子に現われているデ
ジタル・データ（ＦＩＦＯ型メモツメモリされていた先
頭のデジタル・データ）を出力するとともに、次に供給
されるＦＩＦＯ読出し信号の供給時に出力されるべきデ
ジタル・データがデータ・出力端子に現われる状態に出
力を更新しうるような構成を有するものである。
また、前記したデータ・ドライバ１６は、それに線１３
を介して供給されるＩＤ読出し信号によって、データ・
バス１５を介してデータ・ドライバ１６に供給されてい
る前記したＦＩＦＯ型メモダメモリ１４タ出力端子に現
われているデジタル・データをデータ・バス１７側に与
えうるような機能を有するものとして構成されているも
のであり、このデータ・ドライバ１６としては１例えば
、集積回路７４ＬＳ２４４を使用することができる。
を介して供給されるＩＤ読出し信号によって、データ・
バス１５を介してデータ・ドライバ１６に供給されてい
る前記したＦＩＦＯ型メモダメモリ１４タ出力端子に現
われているデジタル・データをデータ・バス１７側に与
えうるような機能を有するものとして構成されているも
のであり、このデータ・ドライバ１６としては１例えば
、集積回路７４ＬＳ２４４を使用することができる。
前記したｆｉｌｌを介してＦＩＦＯ型メモダメモリ１４
て供給されているＦＩＦ○書込み信号は、もに、リソー
スを共有している複数のプロセスまたは複数のプロセッ
サの内で共通のリソースの使用の要求を行うプロセスま
たはプロセッサから送出された書込み命令信号が端子２
を介して他方の入力信号として供給されているアンド回
路５からの出力信号であり、また、前記した線１２を介
してＦＩＦＯ型メモダメモリ１４て供給されているして
供給されているとともに、リソースを共有している複数
のプロセスまたは複数のプロセッサの内で共通のリソー
スの使用の要求を行うプロセスまたはプロセッサから送
出された書込み命令信号が端子２を介して他方の入力信
号として供給されているアンド回路６の出力信号であり
、さらに、線１３を介してデータ・ドライバ１６に供給
され号として供給されているとともに、リソースを共有
している複数のプロセスまたは複数のプロセッサの内で
共通のリソースの使用の要求を行うプロセスまたはプロ
セッサから送出された読出し命令信号が端子３を介して
他方の入力信号として供給されているアンド回路７の出
力信号である。
て供給されているＦＩＦ○書込み信号は、もに、リソー
スを共有している複数のプロセスまたは複数のプロセッ
サの内で共通のリソースの使用の要求を行うプロセスま
たはプロセッサから送出された書込み命令信号が端子２
を介して他方の入力信号として供給されているアンド回
路５からの出力信号であり、また、前記した線１２を介
してＦＩＦＯ型メモダメモリ１４て供給されているして
供給されているとともに、リソースを共有している複数
のプロセスまたは複数のプロセッサの内で共通のリソー
スの使用の要求を行うプロセスまたはプロセッサから送
出された書込み命令信号が端子２を介して他方の入力信
号として供給されているアンド回路６の出力信号であり
、さらに、線１３を介してデータ・ドライバ１６に供給
され号として供給されているとともに、リソースを共有
している複数のプロセスまたは複数のプロセッサの内で
共通のリソースの使用の要求を行うプロセスまたはプロ
セッサから送出された読出し命令信号が端子３を介して
他方の入力信号として供給されているアンド回路７の出
力信号である。
そして、前記したアドレス・デコーダ４には、リソース
を共有している複数のプロセスまたは複数のプロセッサ
の内で共通のリソースの使用の要求を行うプロセスまた
はプロセッサからアドレスバスで送出されたアドレス信
号が入力端子１を介して与えられている。
を共有している複数のプロセスまたは複数のプロセッサ
の内で共通のリソースの使用の要求を行うプロセスまた
はプロセッサからアドレスバスで送出されたアドレス信
号が入力端子１を介して与えられている。
さて、リソースを共有している複数のプロセスまたは複
数のプロセッサの個々のものには、予めそれぞれ個別の
特定な識別番号が与えられており、前記したリソースを
共有している複数のプロセスまたは複数のプロセッサは
、リソースの使用に先立って自己に付されている識別番
号をＦＩＦＯ型メモダメモリ１４むようにする。
数のプロセッサの個々のものには、予めそれぞれ個別の
特定な識別番号が与えられており、前記したリソースを
共有している複数のプロセスまたは複数のプロセッサは
、リソースの使用に先立って自己に付されている識別番
号をＦＩＦＯ型メモダメモリ１４むようにする。
すなわち、リソースを共有している複数のプロセスまた
は複数のプロセッサの内で、共有されているリソースの
使用を要求するプロセスあるいはプロセッサは、そのプ
ロセスまたはプロセッサに予め定められていた特定な識
別番号を含むデジタレス信号を送出し、また、制御線を
介して前記した端子２に書込み命令信号を送出し、さら
に、制御線を介して前記した端子３に読出し命令信号を
制御線に剥＝ｌ１４号４送出する。
は複数のプロセッサの内で、共有されているリソースの
使用を要求するプロセスあるいはプロセッサは、そのプ
ロセスまたはプロセッサに予め定められていた特定な識
別番号を含むデジタレス信号を送出し、また、制御線を
介して前記した端子２に書込み命令信号を送出し、さら
に、制御線を介して前記した端子３に読出し命令信号を
制御線に剥＝ｌ１４号４送出する。
それにより、前記した各入力端子１〜３にはそれぞれ所
定のタイミングで、アドレス信号と所定の制御信号の内
のそれぞれ所定のものが供給される。それにより、アン
ド回路５から線１１に出力されたＦＩＦＯ書込み信号が
ＦＩＦｏ型メモリ１４の書込み端子に与えら九ると、Ｆ
ＩＦＯ型メモダメモリ１４そのときにリソースの使用要
求を出しているプロセスまたはプロセッサに予め定めら
れていた特定な識別番号を含むデジタル・データを記憶
する。
定のタイミングで、アドレス信号と所定の制御信号の内
のそれぞれ所定のものが供給される。それにより、アン
ド回路５から線１１に出力されたＦＩＦＯ書込み信号が
ＦＩＦｏ型メモリ１４の書込み端子に与えら九ると、Ｆ
ＩＦＯ型メモダメモリ１４そのときにリソースの使用要
求を出しているプロセスまたはプロセッサに予め定めら
れていた特定な識別番号を含むデジタル・データを記憶
する。
複数のプロセスまたは複数のプロセッサによって共有さ
れているリソースに対して、他のプロセスあるいはプロ
セッサがリソース使用要求を出していない場合には、Ｆ
ＩＦＯ型メモダメモリ１４記したリソースの使用要求を
出しているプロセスまたはプロセッサに予め定められて
いた特定な識別番号を含むデジタル・データの他には記
憶されているデジタル・データが無いから、ＦＩＦＯ型
のメモリ１４のデータ・出力端子には、リソースの使用
要求を出したプロセスまたはプロセッサに予め定められ
ていた特定な識別番号を含むデジタル・データが現われ
る。
れているリソースに対して、他のプロセスあるいはプロ
セッサがリソース使用要求を出していない場合には、Ｆ
ＩＦＯ型メモダメモリ１４記したリソースの使用要求を
出しているプロセスまたはプロセッサに予め定められて
いた特定な識別番号を含むデジタル・データの他には記
憶されているデジタル・データが無いから、ＦＩＦＯ型
のメモリ１４のデータ・出力端子には、リソースの使用
要求を出したプロセスまたはプロセッサに予め定められ
ていた特定な識別番号を含むデジタル・データが現われ
る。
前記のようにＦＩＦＯ型のメモリ１４のデータ・出力端
子に現われているデジタル・データは、データ・バス１
５を介してデータ・ドライバ１６に与えられているから
、データ・ドライバ１６はデータ・バス１５を介して供
給されている前記のデ出し信号によってデータ・バス１
７側に与えるように動作する。
子に現われているデジタル・データは、データ・バス１
５を介してデータ・ドライバ１６に与えられているから
、データ・ドライバ１６はデータ・バス１５を介して供
給されている前記のデ出し信号によってデータ・バス１
７側に与えるように動作する。
そして、前記のようにリソースの使用要求を出したプロ
セスまたはプロセッサでは、データ・バス１７を介して
供給されたデジタル・データに含まれている特定な識別
番号と自己の識別番号とを比較する。
セスまたはプロセッサでは、データ・バス１７を介して
供給されたデジタル・データに含まれている特定な識別
番号と自己の識別番号とを比較する。
複数のプロセスまたは複数のプロセッサによって共有さ
れているリソースに対して、ある１つのプロセスあるい
はプロセッサだけがリソース使用要求を出している状態
についての説明を行っているこの動作例の場合には、デ
ータ・ドライバ１６からデータ・バス１７を介してリソ
ースの使用要求を出したプロセスまたはプロセッサに供
給されたデジタル・データに含まれている特定な識別番
号は自己の識別番号であるから、リソースの使用要求を
出したプロセスまたはプロセッサにおいて行われる自己
の識別番号とデータ・バス１７を介して伝送されて来た
識別番号との比較結果は、前記した面識別信号が一致し
ている状態を示しているものになっており、それにより
リソースの使用要求を出したプロセスまたはプロセッサ
は、複数のプロセスまたは複数のプロセッサに共有され
ているリソースを使用するような動作を行う。
れているリソースに対して、ある１つのプロセスあるい
はプロセッサだけがリソース使用要求を出している状態
についての説明を行っているこの動作例の場合には、デ
ータ・ドライバ１６からデータ・バス１７を介してリソ
ースの使用要求を出したプロセスまたはプロセッサに供
給されたデジタル・データに含まれている特定な識別番
号は自己の識別番号であるから、リソースの使用要求を
出したプロセスまたはプロセッサにおいて行われる自己
の識別番号とデータ・バス１７を介して伝送されて来た
識別番号との比較結果は、前記した面識別信号が一致し
ている状態を示しているものになっており、それにより
リソースの使用要求を出したプロセスまたはプロセッサ
は、複数のプロセスまたは複数のプロセッサに共有され
ているリソースを使用するような動作を行う。
そして、リソースの使用要求を出した前記のプロセスま
たはプロセッサは、リソースの使用の終了後に、アンド
回路６から線１２を介してＦＩＦＯ型メモリ１４に対し
てＦＩＦＯ読出し信号が供給されるような書込み命令信
号を制御線を介して次に、リソースを共有している複数
のプロセスまたは複数のプロセッサの内のあるものが、
複数のプロセスまたは複数のプロセッサによって共有さ
れているリソースの使用に先立って自己に付されている
識別番号をＦＩＦｏ型メモリ１４に書込んだときに、他
のプロセスまたはプロセッサの識別番号の１つ以上のも
のがＦＩＦＯ型メモリ１４に記憶されていた場合には、
ＦＩＦＯ型メモリ１４のデータ・出力端子には、リソー
スの使用要求を出した自己以外のプロセスまたはプロセ
ッサに予め定められていた特定な識別番号を含むデジタ
ル・データが現われている。
たはプロセッサは、リソースの使用の終了後に、アンド
回路６から線１２を介してＦＩＦＯ型メモリ１４に対し
てＦＩＦＯ読出し信号が供給されるような書込み命令信
号を制御線を介して次に、リソースを共有している複数
のプロセスまたは複数のプロセッサの内のあるものが、
複数のプロセスまたは複数のプロセッサによって共有さ
れているリソースの使用に先立って自己に付されている
識別番号をＦＩＦｏ型メモリ１４に書込んだときに、他
のプロセスまたはプロセッサの識別番号の１つ以上のも
のがＦＩＦＯ型メモリ１４に記憶されていた場合には、
ＦＩＦＯ型メモリ１４のデータ・出力端子には、リソー
スの使用要求を出した自己以外のプロセスまたはプロセ
ッサに予め定められていた特定な識別番号を含むデジタ
ル・データが現われている。
ＦＩＦＯ型メモリ１４のデータ・出力端子に現われたデ
ジタル・データは、既述のようにデータ・バス１５を介
してデータ・ドライバ１６に与えられており、データ・
ドライバ１６ではアンド回路７から線１３を介して供給
されたＩＤ読出し信号によって前記したＦＩＦＯ型メモ
リ１４のデータ出力端子に現われているデジタル・デー
タをデータ・バス１７側に与えて、それが、そのときに
リソースの使用要求を出したプロセスまたはプロセッサ
において自己の識別番号と比較されるが、この場合の説
明例の場合には、データ・バス１７を介して供給された
デジタル・データに含まれている特定な識別番号と自己
の識別番号とは異なっているので、リソースの使用要求
を出したプロセスまたはプロセッサは複数のプロセスま
たは複数のプロセッサで共有しているリソースを使用す
ることができず、この場合には前記したデータ・ドライ
バ１６からデータ・バス１７側に与えられるデジタル・
データが自己の識別番号を含んで構成されているものが
現われるまでリソースの使用が待たされるのである。
ジタル・データは、既述のようにデータ・バス１５を介
してデータ・ドライバ１６に与えられており、データ・
ドライバ１６ではアンド回路７から線１３を介して供給
されたＩＤ読出し信号によって前記したＦＩＦＯ型メモ
リ１４のデータ出力端子に現われているデジタル・デー
タをデータ・バス１７側に与えて、それが、そのときに
リソースの使用要求を出したプロセスまたはプロセッサ
において自己の識別番号と比較されるが、この場合の説
明例の場合には、データ・バス１７を介して供給された
デジタル・データに含まれている特定な識別番号と自己
の識別番号とは異なっているので、リソースの使用要求
を出したプロセスまたはプロセッサは複数のプロセスま
たは複数のプロセッサで共有しているリソースを使用す
ることができず、この場合には前記したデータ・ドライ
バ１６からデータ・バス１７側に与えられるデジタル・
データが自己の識別番号を含んで構成されているものが
現われるまでリソースの使用が待たされるのである。
（発明の効果）
以上、詳細に説明したところから明らかなように、本発
明のＦＩＦＯ型メモダメモリアービトレーション方式は
、複数のプロセスまたは複数のプロセッサがリソースを
共有しているシステムにおけるアービトレーション方式
において、リソースを共有している複数のプロセスまた
は複数のプロセッサの個々のもの毎に、予めそれぞれ個
別の特定な識別番号を与えておく手段と、前記したリソ
ースを共有している複数のプロセスまたは複数のプロセ
ッサが、リソースの使用に先立って自己に付されている
識別番号をＦＩＦＯ型メモダメモリむ手段と、ＦＩＦＯ
型メモダメモリ内容に変化を与えない状態でＦＩＦＯ型
メモダメモリ出力データを読出し、そのデータと自己に
付されている識別番号とを比較する手段と、前記した比
較手段による比較の結果としてＦＩＦＯ型メモダメモリ
出力データが自己の識別番号に一致しているときだけに
リソースを使用する手段と、リソースの使用の終了後に
ＦＩＦＯ型メモダメモリ頭のデータを取出し出力を更新
する手段とからなるＦＩＦＯ型メモダメモリアービトレ
ーション方式であるから、この本発明のＦＩＦＯ型メモ
ダメモリアービトレーション方式では、１個のＦＩＦＯ
型メモダメモリのデータ・ドライバとからなる簡単な構
成により、複数のプロセスまたは複数のプロセッサがリ
ソースを共有しているシステムにおけるアービトレーシ
ョンを良好に行うことができる他、複数のプロセスまた
は複数のプロセッサが共有しているリソースに対する使
用要求が、複数の複数のプロセスまたは複数のプロセッ
サからなされた場合には、リソースに対するそれぞれの
プロセスまたはプロセッサからの使用要求を、その使用
要求が発生した順番に使用要求を出したプロセスまたは
プロセッサに特定されている識別番号をＦＩＦＯ型メモ
ダメモリさせているので、複数のプロセスまたは複数の
プロセッサが共有しているリソースの使用割当てが自動
的に使用要求の発生順となされるのである。
明のＦＩＦＯ型メモダメモリアービトレーション方式は
、複数のプロセスまたは複数のプロセッサがリソースを
共有しているシステムにおけるアービトレーション方式
において、リソースを共有している複数のプロセスまた
は複数のプロセッサの個々のもの毎に、予めそれぞれ個
別の特定な識別番号を与えておく手段と、前記したリソ
ースを共有している複数のプロセスまたは複数のプロセ
ッサが、リソースの使用に先立って自己に付されている
識別番号をＦＩＦＯ型メモダメモリむ手段と、ＦＩＦＯ
型メモダメモリ内容に変化を与えない状態でＦＩＦＯ型
メモダメモリ出力データを読出し、そのデータと自己に
付されている識別番号とを比較する手段と、前記した比
較手段による比較の結果としてＦＩＦＯ型メモダメモリ
出力データが自己の識別番号に一致しているときだけに
リソースを使用する手段と、リソースの使用の終了後に
ＦＩＦＯ型メモダメモリ頭のデータを取出し出力を更新
する手段とからなるＦＩＦＯ型メモダメモリアービトレ
ーション方式であるから、この本発明のＦＩＦＯ型メモ
ダメモリアービトレーション方式では、１個のＦＩＦＯ
型メモダメモリのデータ・ドライバとからなる簡単な構
成により、複数のプロセスまたは複数のプロセッサがリ
ソースを共有しているシステムにおけるアービトレーシ
ョンを良好に行うことができる他、複数のプロセスまた
は複数のプロセッサが共有しているリソースに対する使
用要求が、複数の複数のプロセスまたは複数のプロセッ
サからなされた場合には、リソースに対するそれぞれの
プロセスまたはプロセッサからの使用要求を、その使用
要求が発生した順番に使用要求を出したプロセスまたは
プロセッサに特定されている識別番号をＦＩＦＯ型メモ
ダメモリさせているので、複数のプロセスまたは複数の
プロセッサが共有しているリソースの使用割当てが自動
的に使用要求の発生順となされるのである。
また、ＦＩＦＯ型メモダメモリ容量をリソースを共有し
ている複数のプロセスまたは複数のプロセッサの個数に
対して必要な記憶容量よりも大きなものを使用すること
により、例えば、続けて２回以上のＰＩＦＣＩ’込み信
号を出してＦＩＦＯ型メモリ１４に自己の識別番号を続
けて複数回記憶させておくことにより、その期間中にお
けるリソースの使用を占有して他のプロセスまたはプロ
セッサがリソースを使用できなくすることもできる。
ている複数のプロセスまたは複数のプロセッサの個数に
対して必要な記憶容量よりも大きなものを使用すること
により、例えば、続けて２回以上のＰＩＦＣＩ’込み信
号を出してＦＩＦＯ型メモリ１４に自己の識別番号を続
けて複数回記憶させておくことにより、その期間中にお
けるリソースの使用を占有して他のプロセスまたはプロ
セッサがリソースを使用できなくすることもできる。
また、リソースの使用中にＦＩＦＯ書込み信号を出して
、リソースの予約を行うこともできる。
、リソースの予約を行うこともできる。
このように、本発明のＦＩＦＯ型メモダメモリアービト
レーション方式によれば、既述した従来の問題点はすべ
て良好に解決される。
レーション方式によれば、既述した従来の問題点はすべ
て良好に解決される。
添付図面は本発明のＦＩＦＯ型メモダメモリアービトレ
ーション方式の一実施態様を示すブロック図である。 １〜３端子、４・・・アドレス・デコーダ、５〜７・・
・アンド回路、８〜１３・・・線５１４・・・ＦＩＦＯ
型メモダメモリ、１’７・・・データ・バス、１６・・
・データ・ドライバ、
ーション方式の一実施態様を示すブロック図である。 １〜３端子、４・・・アドレス・デコーダ、５〜７・・
・アンド回路、８〜１３・・・線５１４・・・ＦＩＦＯ
型メモダメモリ、１’７・・・データ・バス、１６・・
・データ・ドライバ、
Claims (1)
- 複数のプロセスまたは複数のプロセッサがリソースを共
有しているシステムにおけるアービトレーション方式で
あって、リソースを共有している複数のプロセスまたは
複数のプロセッサの個々のもの毎に、予めそれぞれ個別
の特定な識別番号を与えておく手段と、前記したリソー
スを共有している複数のプロセスまたは複数のプロセッ
サが、リソースの使用に先立って自己に付されている識
別番号をＦＩＦＯ型メモリに書込む手段と、ＦＩＦＯ型
メモリの記憶内容に変化を与えない状態でＦＩＦＯ型メ
モリからの出力データを読出し、そのデータと自己に付
されている識別番号とを比較する手段と、前記した比較
手段による比較の結果としてＦＩＦＯ型メモリからの出
力データが自己の識別番号に一致しているときだけにリ
ソースを使用する手段と、リソースの使用の終了後にＦ
ＩＦＯ型メモリから先頭のデータを取出し出力を更新す
る手段とからなるＦＩＦＯ型メモリによるアービトレー
ション方式
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2542488A JPH01200461A (ja) | 1988-02-05 | 1988-02-05 | Ｆｉｆｏ型メモリによるアービトレーション方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2542488A JPH01200461A (ja) | 1988-02-05 | 1988-02-05 | Ｆｉｆｏ型メモリによるアービトレーション方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01200461A true JPH01200461A (ja) | 1989-08-11 |
Family
ID=12165578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2542488A Pending JPH01200461A (ja) | 1988-02-05 | 1988-02-05 | Ｆｉｆｏ型メモリによるアービトレーション方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01200461A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5887195A (en) * | 1994-12-09 | 1999-03-23 | Nec Corporation | Bus arbitration between an I/O device and processor for memory access using FIFO buffer with queue holding bus access flag bit |
-
1988
- 1988-02-05 JP JP2542488A patent/JPH01200461A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5887195A (en) * | 1994-12-09 | 1999-03-23 | Nec Corporation | Bus arbitration between an I/O device and processor for memory access using FIFO buffer with queue holding bus access flag bit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4674033A (en) | Multiprocessor system having a shared memory for enhanced interprocessor communication | |
| US4628447A (en) | Multi-level arbitration system for decentrally allocating resource priority among individual processing units | |
| US5263161A (en) | Non-busy waiting resource control | |
| JPS61109164A (ja) | バス制御方法 | |
| JPS5812611B2 (ja) | デ−タテンソウセイギヨホウシキ | |
| US5608879A (en) | Method and apparatus for arbitrating data requests and responses thereto as separate bus transactions | |
| US5481681A (en) | Data transfer operations between two asynchronous buses | |
| US5649209A (en) | Bus coupling information processing system for multiple access to system bus | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JPH01200461A (ja) | Ｆｉｆｏ型メモリによるアービトレーション方式 | |
| EP0587370A1 (en) | Method and apparatus for software sharing between multiple controllers | |
| EP0483250B1 (en) | Non-busy-waiting resource control | |
| US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
| EP0284094B1 (en) | Tandem priority resolver | |
| JPS6155704B2 (ja) | ||
| JPH0844661A (ja) | 情報処理装置 | |
| JP2000029777A (ja) | デ―タ転送装置 | |
| JP2555941B2 (ja) | バスアービトレーション方式 | |
| JPH08339353A (ja) | マルチプロセッサ装置 | |
| JPH0589027A (ja) | 監視機能付ライトバツフア | |
| JPH0351017B2 (ja) | ||
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPH0764849A (ja) | プロセッサの共有メモリ制御装置 | |
| JPH0423159A (ja) | 共有メモリ装置 | |
| JPS63182764A (ja) | 記憶装置制御方式 |