JPH01199441A - 集積回路用パッケージ - Google Patents

集積回路用パッケージ

Info

Publication number
JPH01199441A
JPH01199441A JP63291113A JP29111388A JPH01199441A JP H01199441 A JPH01199441 A JP H01199441A JP 63291113 A JP63291113 A JP 63291113A JP 29111388 A JP29111388 A JP 29111388A JP H01199441 A JPH01199441 A JP H01199441A
Authority
JP
Japan
Prior art keywords
integrated circuit
package
connection
line
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63291113A
Other languages
English (en)
Inventor
Joseph Marie Binet Michel
ミシェル・ジョセフ・マリー・ビネ
Didier Meignant
ディジィール・セルジ・メイナン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH01199441A publication Critical patent/JPH01199441A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/14—Control of transmission; Equalising characterised by the equalising network used
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、集積回路を収容する凹所と、該凹所の周縁に
沿って配置した接点スタットを設けたハウジングを有す
る集積回路用パッケージに関するものである。
本発明はパッケージに搭載して市販される、例えば砒化
ガリウムで形成される超高速ディジタル集積回路の分野
においてとくに使用される。
近時砒化ガリウム集積回路は極めて大きな工業的スケー
ルで使用されるようになってきた。砒化ガリウムによっ
て形成されるディジタル回路は超高速で動作する特性を
有している。市販のためには、この回路をパッケージに
搭載する必要がある。
しかしながら、今日迄に得られるパッケージはこの種回
路に極めて良く適していると言えない。
現在テクトロニクス社（Ｔｅｋｔｒｏｎｉｘ）がＰ／Ｎ
　８１２−００１２−００として市販しているパッケー
ジが既知であるが、このパッケージはディジタル回路に
使用しようとすると使用可能なピン数があまりに少なく
、上述の製品では８個のピン数しかない。ディジタル回
路は極めて多数の入・出力を有しているため、１０〜６
０ピンの如くの比較的に多くの数のピンを必要とする。
既知のパッケージは１０個以下のピンで充分なアナログ
回路にしか適していない。
その上テクトロニクス社のパッケージは極めて高価であ
り、かつこれはコプレーナ−技術によって製造されてい
るため比較的に寸法が大である。この技術では、２つの
線のうちの１つをアース線とする必要がある。
超高速ディジタル集積回路用パッケージを製造する実際
の技術上の問題は次の如くである。
・パッケージは寄生（漂遊）容量を持ってはいけない。
・パッケージは寄生（漂遊）インダクタンスを持っては
いけない。
・パッケージはｌＯ〜６０ピンを必要とする。
さらにナルミ（Ｎａｒｕｍｉ）社がＭＣＢ−５１５２４
の商品名で市販しているパッケージも既知である。この
パッケージは上述の３つの要求のうちの２つを満足する
。このパッケージには接続ピンでなく、接点（接続）ス
タットを設けてあり、寄生インダクタンスの問題を解決
している。さらにこれは充分の数の接点スタットを有し
ているので、実際に製造されているディジタル回路の搭
載用に使用できる。
しかしながら、この既知のパッケージも上述の用途に対
しては依然として欠点を有している。その理由は、接点
スタットがパッケージの周縁に相互間で１．２７ｍｍの
固定距離で配置されているためある所定数の接点スタッ
トに対しては、集積回路の表面に比しパッケージの内側
表面積が大となることである。例えば２４個の人・出力
を有する集積回路を収納するこの種パッケージは、外側
寸法がｔｏｘｉｏｍｍであり、内側凹所の寸法が６Ｘ６
ｍｍであるのに対し、集積回路の両側面は１．５　Ｘ２
，５　ｎ＋ｍの寸法しかない。このため集積回路を凹所
の中央に配置し、パッケージの接点スタットより約２ｍ
ｍの位置に固定するを要する。従って集積回路のボンド
パッドとパッケージの接点スタットの間に約２ｍｍの長
さの配線を設けてこれらの間を接続する必要がある。こ
の場合、かかる線は２ｎＨの寄生又は漂遊インダクタン
スを呈し、回路の特性を低下させる。
本発明の目的は、集積回路と接点スタット間の接続が、
少なくとも殆ど漂遊インダクタンスを生じないようなパ
ッケージを得るにある。
本発明による集積回路用パッケージは、ハウジングの凹
所内に位置する接続デバイスを有し、この接続デバイス
はその中央に集積回路を収納する開口を有し、さらに表
面に接続線を有し、これらの接続線は前記開口の縁部よ
り接続デバイスの周縁にまで延在する如くしたことを特
徴とする。
本発明では、パッケージの凹所内に接続デバイスを設け
た為、集積回路のボンドパッドとパッケージの接点スタ
ット間の距離を遥かに小となしうる。このため寄生イン
ダクタンスを大幅に減少させ得るとともに標準のハウジ
ングの使用が可能となる。表面側の接続線は、シルクス
クリーン印刷で設けた少なくとも１つの金属層によるい
わゆるマイクロストリップ技術で形成するを可とする。
ディジタル集積回路の入力は、高インピーダンスの電界
効果トランジスタのゲートの上に形成されることが多い
。かかる場合、集積回路を他の集積回路に接続するのに
５０Ωのインピーダンスを有する接続線が一般に用いら
れる。このようなプラクティスを満足させるためには、
接続デバイスに少なくともほぼ５０Ωのインピーダンス
を有する第１接続線を設けると好都合である。このよう
な第１接続線は集積回路の入力・出力間の接続に極めて
適している。さらにこのような用途に対しては、集積回
路のボンドパッドとアースの間に５０Ωの抵抗を挿入し
て反射をなくすことが極めて望ましい。
従来既知のパッケージはこのようなブランチ接続を設け
ることができない。本発明の好適実施例では、第１接続
線とアースとの間に５０Ωまたはほぼ５０Ωの抵抗を設
ける。この５０Ωの抵抗は２つの接続線の間の基板上に
容易に配置できるので、格別余分な表面積を必要としな
い。
パッケージの接点スタットのあるものは集積回路のＤＣ
供給線を受入れる必要がある。このような場合には、か
かる供給線を極めて低いインピーダンスとなるように形
成することが好ましい。その理由は、かくしないと供給
電流に変動が生じたとき、供給直流電圧も変動すること
となり、従って回路の特性の劣化を生ずるからである。
このため回路にできるだけ近く位置するコンデンサを用
い、しかもなしうればコンデンサをパッケージ内に設け
てＤＣ供給線の反結合を行なうことが必要である。
従来既知のパッケージではこのようなことは不可能であ
った。しかし本発明のパッケージの他の実施例では、接
続デバイスにコンデンサと、このコンデンサによって反
結合された第２接続線を設けることができる。この第２
接続線をＤＣ供給線として有利かつ好都合に使用するこ
とができる。
実施例 以下図面により本発明を説明する。
第１図は外側寸法Ｄ３を有する標準ハウジング１０２を
設けた本発明によるパッケージの断面図である。このハ
ウジング１０２は第４図に示す如くの底面図においては
、正方形状でありその全体の表面積はり、ＸＤ、である
。このハウジングの中心には凹所１０３を設けてあり、
これも同じく正方形であり、その表面積はＤ２ｘ口、で
ある。さらにこのパッケージは縁部１０４を有しており
、その上に接点スタット１３が設けてあり、この接点ス
タットは凹所１０３の周縁に沿って約１．２７＋ｎｍの
規則正しい間隔をもって配置してある。この接点スタッ
ト１３はハウジングの上側部分に生ずるように延長して
ある。
ハウジング１０２はバンド１０５を有し、これは接点ス
タット１３を保護するために設けてある。
このハウジング１０２は接点スタット数を多くしたりあ
るいは少なくした幾つかのモデルが市販されており、そ
の寸法Ｄ２及び口。は接点スタット数が増加するにつれ
て大となる。図示の例ではハウジングは２４個の接点ス
タットを有し、その寸法は次の如くである。
Ｄ３＝１０１１１１１１ Ｄ２＝６關 このハウジングは例えば正方形で、その−辺の寸法ＤＩ
＝２１１１１１１のようなディジタル集積回路１０１（
第１図参照）を収容するに用いる。
集積回路１０１をハウジング１０２の接点スタット１３
に接続するとすると、約２ｎ＋＋ｎ長さのケーブル線を
使用する必要がある。しかしながらか（するとこれらの
ケーブル線は約２ｎＨの寄生インダクタンスを生ずる。
本発明の目的は、集積回路１０１用のパッケージであっ
て、集積回路１０１０ボンドパツドとハウジング１０２
の接点スタット１３の間の接続を、上述のような寄生容
量を生じないか少なくとも大幅に減少させることができ
るようにしたパッケージを得るにある。
本発明のパッケージにおいては、ハウジング１０２の凹
所１０３内に位置する接続デバイス２００を設け、その
正面側に複数個の接続線１０．３０　（第１図及び第２
図参照）を設けることによって上述の目的を達成する。
この接続デバイス２００は集積回路のすべてのボンドパ
ッドを接続するに充分な数の接続線１０．３０を設ける
。これらの接続線１０．３０はいわゆるマイクロストリ
ップ技術で形成し、すなわち本実施例の場合、厚さｅ＝
０．２５ｍｍを有する正方形のアルミナ（Ａｔ□０３）
の基板とする極めて薄い誘電基板１００の上にシルクス
クリーン印刷によって少なくとも１つの金属層を設けて
構成する。この基板１００の寸法はＤ２よりも僅かに小
とし、ハウジング１０２の内側凹所１０３内に挿入し得
るようにし、この位置においてその背面が凹所１０３の
底部に固定されるようにする。
接続デバイス２００には中央開口５０を設け、この開口
５００寸法は集積回路１０１の寸法、即ち寸法り。
よりも僅かに大とし、集積回路１０１をここに収容し得
るようにする。接続線１０はこの開口５０の縁部より基
板１００の周縁部に半径方向に延びるように配置する。
接点スタット１３の数をより多くし寸法Ｄ２及びＤ３を
有するハウジング１０２を用い、また寸法り、が異なる
か正方形でない集積回路に対して使用しようとする場合
、この接続デバイス２００の外側寸法Ｄ２及びその内側
開口５０の寸法をこれらに見合うように変更させること
当然である。このような際には使用する接点スタット１
３の数によって定まる数の接続線１０．３０を設ける。
この接続デバイス２００には金属層Ｍを設け、この金属
層Ｍは基板１００の裏側表面を完全に覆うようにする。
この状況を第３ａ図〜第３Ｃ図に断面図で示してある。
こ金属層Ｍはアース板として作用すると共に熱放射部と
して作用する。
本発明の好適実施例では、接続デバイス２００は接続線
１０．３０のうち、接続線１０を約５０Ωのインピーダ
ンスを有する第１接続線とする。これらの接続線ＩＯは
集積回路相互間の接続に極めて適しており、この接続に
は５０Ωインピーダンスの接続が適している。接続デバ
イス２００の第１接続線１０をこの目的に使用すること
により、反射を避けることができる。
第３Ｃ図は第２図■−■線に沿った接続デバイス２００
の略図的断面図である。この図は第１接続線ｌＯの層の
配置を示す。第１接続線１０はス）　ＩＪツブ形態の簡
単な金属層で形成する。この線１０の横方向の幅は基板
１００の厚さｅとほぼ同じ寸法に選択する。
集積回路を共通に相互接続する場合には、集積回路のボ
ンドパッドとアース間に５９Ωの抵抗を挿入することが
望ましい。この目的に対し、接続装置２００には少なく
ともほぼ５０Ωの値を有するさらに他の抵抗２０を設け
る。
第３ａ図は第２図の線Ｉ−Ｉに沿って接続デバイス２０
０を断面として示す図であり、抵抗２０の詳細を示すも
のである。これらの抵抗は抵抗の中央部分を形成する抵
抗材料４の層で構成され、この中央部分の両側には抵抗
２０の接点を形成する金属層５及び６が設けてある。こ
れらのうちの１つの接点５は５０Ωを第１接続線１０に
接続するものである。
他方の接点６は基板の厚さｅを貫通して設けた半円部４
０内の金属層を通じてアース面Ｍに接続する。
これらの層４．５．６はシルクスクリーン印刷によって
被着させる。これらのうち層６は裏側表面のアース板Ｍ
への接続を構成する。層４は接点５及び６の一部をカバ
ーするように形成するを可とする。接点５，６をカバー
しない抵抗層４０表面積によって抵抗２０の値が定まる
。この表面積はこの抵抗の値が約５０Ωとなるように選
択する。この抵抗２０は２つの接続線１０及び３０の間
の空間に設けるを可とする。その理由はここに設けるこ
とによって何等余分の空間を必要としないからである。
さらにこの場合には、第１接続線１０は、例えば熱可塑
性半田付によってきわめて短い線で隣接の抵抗２０に接
続することができる。
さらに接続線の中にコンデンサによって半結合した第２
接続線３０を設ける。これらの接続線３０は集積回路に
対するＤＣ供給線を使用するに極めて適している。さら
に所望によってこれらの線は極めて低インピーダスとし
て構成すると好都合である。
これはかくしないと供給電流の変動が供給電圧の変動を
来たし、このため集積回路１０１０機能を劣化させる。
このため集積回路１０１への供給線を集積回路１０１に
できるだげ近接して位置させ、なるべくパッケージ内に
設けたコンデンサにより半結合させることが必要である
。これは従来既知のパッケージでは不可能であった。し
かしながら本発明の実施例によっては第２接続線３０に
よりこのようなコンデンサで半結合した供給線を設ける
ことが可能である。
第３ｂ図はこのような半結合した第２接続線３０の層構
造を示す。この線３０は次の如きものを有する：・孔率
部４０を通じてアース板Ｍに接続されコンデンサの第１
電極を構成する第１金属層７：・この第１金属層７の一
部をカバーし、高誘電係数を有する誘電材料層８； ・この誘電材料層８の上側にあってコンデンサの第２電
極を構成する第２金属層９゜ この第２金属層９は集積回路１０１のり、Ｃボンドパッ
ドに接続し、またハウジング１０２のり、Ｃ供給用接点
スタットにも接続する。これらの層７，８゜９で構成さ
れるコンデンサの容量値は金属層７゜９間のオーバーラ
ツプ表面積によって決定され、この表面積は所望の容量
値が得られるように選定する。第２接続線３０とこれに
附属の半結合コンデンサ（７，８，９）を基板１００の
対角線に沿って配置し、所望の容量値を得るに充分な表
面積が得られるようにすると好都合である。
接続デバイス２００と集積回路１０１をハウジング１０
２内に位置させた後、第１接続線１０をきわめて短い短
絡線ｌによって集積回路１０１の入・出力ボンドパッド
に接続し、さらにきわめて短い線２によってその反対側
にハウジング１０２の接点スタット１３に接続する。こ
れらの線１．２は熱圧縮によって半田付する。これと同
様の方法で第２接続線３０の一端を集積回路１０１の供
給用ボンドパッドに接続し、また他端をハウジング１０
２の対応の接点スタット１３に接続する。
上述の如く本発明による接続デバイス２００はそのデバ
イスのそれぞれの部分に対応するように導電性、抵抗性
或いは誘電性インクによってシルクスクリーン印刷で形
成する可とする。このようにすることによっていわゆる
マイクロストリップ型の線が得られ、これらはコプレー
ナ型とは異なり、それぞれ２つの線の間にアース線を設
けるを要しない。このため表面積において顕著な節約が
行われ、さらに超高周波回路として適したきわめて高品
質のレベルを維持することができる。
【図面の簡単な説明】
第１図は本発明による集積回路を収容するパッケージの
断面を示す略図、 第２図は第１図のパッケージの接続デバイスを示す略平
面図、 第３ａ図ないし第３Ｃ図は第２図の接続デバイスの各部
分の断面を示す略図、 第４図は標準のハウジングを示す平面図である。 （図面中の符号） １、　２・・・線 １００・・・基板 １０１・・・集積回路 １０２・・・ハウジング １０３・・・凹所 １０４・・・縁部 １０、３０・・・接続線 １３・・・接点スタット ５０・・・開口 ２００・・・接続デバイス Ｍ・・・アース板金属層 ２０・・・抵抗 ４・・・抵抗材料 ５．６・・・抵抗電極 ３０・・・コンデンサ ７．９・・・コンデンサ電極を形成する金属層訃・・誘
電層 特許出願人　　エヌ・ベー・フィリップス・フルーイラ
ンペンファブリケン ＦＩＧ、２ ８へ　１ 一

Claims (1)

  1. 【特許請求の範囲】 １、集積回路を収容する凹所と、該凹所の周縁に沿って
    配置した接点スタットを設けたハウジングを有する集積
    回路用パッケージにおいて、 前記ハウジングの凹所内に位置する接続デ バイスを有し、この接続デバイスはその中央に集積回路
    を収納する開口を有し、さらに表面に接続線を有し、こ
    れらの接続線は前記開口の縁部より接続デバイスの周縁
    にまで延在する如くしたことを特徴とする集積回路用パ
    ッケージ。 ２、接続デバイスにはその背面にアース板を形成する金
    属層を設けてある請求項１記載の集積回路用パッケージ
    。 ３、接続デバイスは、少なくともほぼ５０Ωのインピー
    ダンスを有する第１接続線を具えている請求項１または
    ２に記載の集積回路用パッケージ。 ４、各第１接続線は、厚さとほぼ等しい幅を有する誘電
    基板上に位置する金属条片を具えている請求項３に記載
    の集積回路用パッケージ。 ５、接続デバイスは、さらに第１接続線とアースの間に
    接続される少なくともほぼ５０Ωの抵抗を具えてなる請
    求項２、３または４記載の集積回路用パッケージ。 ６、前記各抵抗は抵抗層を有し、抵抗層の両対向側には
    接点を設けてあり、これら接点の１つをアースに接続し
    、かつ他のものを第１接続線に接続してある請求項５に
    記載の集積回路用パッケージ。 ７、第１接続線を、極めて短い線を用いて、例えば熱可
    塑性半田付により隣接抵抗の接点の１つに接続した請求
    項５または６に記載の集積回路用パッケージ。 ８、接続デバイスが、コンデンサと、該コンデンサによ
    り反結合される第２接続線を有する請求項１ないし７の
    いずれかに記載の集積回路用パッケージ。 ９、第２接続線は、誘電層によって互いに離隔されてい
    る第１金属層と第２金属層を有し、これら金属層は前記
    コンデンサの第１及び第２電極を構成し、この第１電極
    をアースに接続してなる請求項８に記載の集積回路用パ
    ッケージ。 １０、接続デバイスを四角形とし、第２接続線を対角線
    に沿って形成した請求項８または９に記載の集積回路用
    パッケージ。 １１、金属化した孔または孔の半部によって接続線とア
    ース板間の接続を形成した請求項２ないし９のいずれか
    に記載の集積回路用パッケージ。 １２、接続線の一端を集積回路に接続し、かつ反対端は
    短い線を用いて、例えば熱可塑性半田付によって接点ス
    タットに接続した請求項１ないし１１のいずれかに記載
    の集積回路用パッケージ。 １３、請求項１ないし１２に記載のパッケージに使用さ
    れる接続デバイス。
JP63291113A 1987-11-20 1988-11-19 集積回路用パッケージ Pending JPH01199441A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8716089A FR2623662B1 (fr) 1987-11-20 1987-11-20 Dispositif de connexion pour circuits integres numeriques ultra-rapides
FR8716089 1987-11-20

Publications (1)

Publication Number Publication Date
JPH01199441A true JPH01199441A (ja) 1989-08-10

Family

ID=9356997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63291113A Pending JPH01199441A (ja) 1987-11-20 1988-11-19 集積回路用パッケージ

Country Status (4)

Country Link
EP (1) EP0317038A1 (ja)
JP (1) JPH01199441A (ja)
KR (1) KR890008968A (ja)
FR (1) FR2623662B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19625756A1 (de) * 1996-06-27 1998-01-02 Bosch Gmbh Robert Modul für ein elektrisches Gerät
DE19850915C1 (de) * 1998-11-05 2000-03-23 Bosch Gmbh Robert Monolithisch integrierte Kapazität

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0072644B1 (en) * 1981-08-14 1986-03-26 AMP INCORPORATED (a New Jersey corporation) Semiconductor chip carrier
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
DE3516954A1 (de) * 1984-05-14 1985-11-14 Gigabit Logic, Inc., Newbury Park, Calif. Montierte integrierte schaltung
FR2591801B1 (fr) * 1985-12-17 1988-10-14 Inf Milit Spatiale Aeronaut Boitier d'encapsulation d'un circuit electronique

Also Published As

Publication number Publication date
FR2623662A1 (fr) 1989-05-26
FR2623662B1 (fr) 1990-03-09
EP0317038A1 (fr) 1989-05-24
KR890008968A (ko) 1989-07-13

Similar Documents

Publication Publication Date Title
US6573600B2 (en) Multilayer wiring substrate having differential signal wires and a general signal wire in different planes
US5886406A (en) Power-ground plane for a C4 flip-chip substrate
US5602421A (en) Microwave monolithic integrated circuit package with improved RF ports
JPH07142669A (ja) モールド型半導体装置
JP2938344B2 (ja) 半導体装置
JPH01199441A (ja) 集積回路用パッケージ
US6075713A (en) Laser trimmable electronic device
TW200417140A (en) Dielectric component array
JP2724193B2 (ja) 半導体装置
JPH06181289A (ja) 半導体装置
JP2001352000A (ja) インターポーザを使用した高周波用半導体装置
US20040085150A1 (en) Terminations for shielded transmission lines fabricated on a substrate
JP4045181B2 (ja) 半導体装置
JP2988599B2 (ja) 配線板および高速ｉｃパッケージ
JPH071845Y2 (ja) 集積回路パツケ−ジ
JPS605055B2 (ja) 半導体装置
JPS5942735Y2 (ja) 抵抗減衰器
JPH071844Y2 (ja) 集積回路パツケ−ジ
JP2541336B2 (ja) 集積回路装置の接続方法
JP2000252779A (ja) Ｒｃフィルタ
JP3954415B2 (ja) 配線用補助パッケージ
JPS647682B2 (ja)
JPH05211279A (ja) 混成集積回路
JPS63124539A (ja) 混成集積回路
JPH084115B2 (ja) 電子部品用パツケ−ジ