JPH01196862A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法、特にＭＯ３型トラン
ジスタで構成され、低耐圧ＭＩＳ型トランジスタと高耐
圧トランジスタを内蔵させ、電源電圧が少なくとも２種
類以上ある、いわゆる高耐圧半導体装置の、製造方法、
及びその製造方法により製造された半導体装置に関する
。

〔発明の概要〕

本発明は、低耐圧ＭＩＳ型トランジスタと高耐圧ＭＩＳ
型トランジスタで構成される半導体装置の製造方法にお
いて、ゲート膜厚を、印加する電圧に応じて変える製造
方法にすることにより、高耐圧化と微細化、及び高速化
を両立させたものである、また、しきい値電圧をコント
ロールするイオン注入をゲート膜厚の差を利用して行な
うようにしたものである。

〔従来の技術〕

従来の高耐圧半導体装置の製造方法、及び半導体装置は
、通常５■で動作させる低耐圧トランジスタで構成され
る論理回路部と、通常５Ｖ以上の高耐圧トランジスタで
構成される、高耐圧部のトランジスタのゲート膜は、同
じゲート膜成長工程で製造していたため同じゲート膜厚
であった。また、しきい値電圧のコントロールも同じ工
程、例えばイオン注入で行なっていた。

〔発明が解決しようとする課題〕

しかし、前述の従来技術では、低耐圧部と高耐圧部でゲ
ート膜厚が同じ膜厚であるため、高耐圧部にかける電圧
を高くしようとするとゲート膜厚を厚くしなければなら
ず、論理回路を構成する低耐圧トランジスタの微細化や
高速化が出来なくなる。逆に論理回路部を微細化し、高
速化するためにゲート膜厚を薄くすると、ゲート電圧を
上げられず、高耐圧トランジスタの高耐圧化が出来なく
なるという問題点を有する。そこで本発明はこのような
問題点を解決するもので、その目的とする所は、論理回
路部を微細化、及び高速化し、なおかつ高耐圧部につい
てはより高い電圧を印加出来、しきい値電圧を大幅な工
程の増加がなく変えられるような高耐圧半導体装置の製
造方法、及びこの製造方法により製造された半導体装置
を提供する所にある。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、半導体表面全面にゲ
ート膜を成長させた後、低耐圧トランジスタのゲート膜
を除去し、しかるのちに低耐圧トランジスタのゲート膜
を成長させると同時に高耐圧部のゲート膜を再成長させ
て、膜厚の違うゲート膜を成長させたのち、ゲート膜厚
め違いを利用してイオン注入を行なうことにより大幅な
工程の増加がなくしきい値電圧を変えることを特徴とす
る。

〔実　施　例〕

第１図は本発明の半導体装置の製造方法の実施例に於け
る工程図である。以下、第１図に従って本発明の製造方
法を説明する。ここでは説明の都合上Ｎチャンネルトラ
ンジスタについて説明する。

第１図（ａ）　　１０１の例えばＳＬ基板に分離領域の
酸化膜１０２を従来技術のＬＯＣＯ３法で形成する。そ
の後、全面にゲート膜１０３．１０４を、例えば熱酸化
法により１０００℃、ドライ０□雰囲気中で約２時間、
酸化することにより酸化膜を例えば９００人成長させる
。ここで１１１は低耐圧トランジスタが形成される領域
であり、１０３は低耐圧トランジスタのゲート膜を示し
、１１２は高耐圧トランジスタが形成される領域であり
、１０４は高耐圧トランジスタのゲート膜を示す。

第１図（ｂ）　　例えばＡＺ１３５０などのレジスト１
０５を従来技術の露光法により形成し、低耐圧トランジ
スタが形成される部分のゲート膜１０３を除去する。

第１図（ｃ）　しかるのちに論理回路部のゲート膜１０
６を、熱酸化法により、８５０°Ｃ，Ｗｅｔ　Ｏ２中で
３０分、酸化することにより酸化膜を例えば４００人成
長させる。このときに同時に高耐圧部のゲート膜１０７
は再成長し、９００人から１２０ＯＡに成長している。

第１図（ｄ）　　その後、イオン注入により、例えばボ
ロンを６０ＫｅＶの加速エネルギーで、３゜０ＥＩＩＣ
ＩＯ−２、全面に注入する０本発明の主旨はこの工程に
あり、ボロンを加速エネルギー３０ＫｅＶで注入した場
合、飛程距離は約１０００人であるため、低耐圧トラン
ジスタのゲート膜厚を４００人とした場合、低耐圧トラ
ンジスタのゲート部分には注入イオンのうち、約７０％
がＳｉ基板中に導入され（導入されたイオンを１０８で
示す）、シきいｇｉ電圧として約０．４■変化する。

これに対し高耐圧トランジスタのゲート膜厚を１２００
人とした場合、高耐圧トランジスタのゲーＩ・部分には
、注入されたイオンの約４０％し、かＳｉ基板中に導入
されない（１０７は導入されたイオン）が、ゲート膜厚
が厚いため、しきい値電圧としでは、約０．７Ｖ変化す
る。

第１図（ｅ）　　その後、通常の方法でゲート電極１０
９を例えばポリＳ１で４００ＯＡ、気相成長法により形
成し、ＭＩＳ型トランジスタのソースとドレインとなる
Ｎ型拡散層１１０を例えば、イオン注入によりリンを５
Ｅ１５ｃｍ−２，８０ＫｅＶの加速エネルギーで注入す
ることにより形成する。

この後、従来の技術により、層間膜として例えばＰＳＧ
ＷＡを、例えば気相成長法により形成し、しかるのちに
配線電極として、例えばＡＩをスパッタ法で形成し本発
明の構造を得る（図示せず）。

第１図においてはイオンとしてボロンを用い、加速エネ
ルギーとして６０ＫｅＶとしたが、加速エネルギーを変
えることによりＳｔ基板中に導入されるイオンの低耐圧
トランジスタと高耐圧トランジスタとの比率を自由に変
えることが出来る。

また、より、重元素、即ち飛程距離が短いリンやひ素を
イオンとしてイオン注入することによりゲート膜厚の薄
い低耐圧トランジスタのゲート部分のみに選択的にイオ
ン（不純物）を導入することが出来る。

第１図の説明においてはＬＯＣＯ３ｍ造のＮチャンネル
トランジスタについて説明したが、Ｐチャンネルトラン
ジスタやプレーナ型のトランジスタにおいても同様であ
る。

〔発明の効果〕

以上述べた様に本発明の製造方法によれば、半導体表面
全面にゲート膜を成長させた後、低耐圧トランジスタの
ゲート膜を除去し、しかるのちに低耐圧トランジスタの
ゲート膜を成長させると同時に高耐圧トランジスタのゲ
ート膜を再成長させて膜厚の違う、少なくとも２種類の
ゲート膜を形成した後、イオン注入の飛程が、低耐圧ト
ランジスタのゲート膜厚より大きく、高耐圧トランジス
タのゲート膜厚より小さくなるような加速エネルギーで
イオン注入する製造方法としたことにより、しきい値電
圧のコントロールが大幅な工程の増加無しで可能になり
、またイオンの種類を選ぶことにより、低耐圧トランジ
スタのみに選択的にイオン注入出来るという効果を有す
る。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の半導体装置の一実施例
を示す工程図や １０１・・・Ｓｔ基板 １０２・・・分離酸化膜 １０３・・・低耐圧トランジスタのゲート膜１０４・・
・高耐圧トランジスタのゲート膜１０５・・・レジスト １０６・・・低耐圧トランジスタのゲート膜１０７・・
・高耐圧トランジスタのゲート膜１０８．１１３・・・
導入されたイオン１０９・・・ゲート電極 １１０・・・Ｎ十拡散層 １１１・・・低耐圧トランジスタの領域１１２・・・高
耐圧トランジスタの領域以上 １１＋　　　　　　　　　　　　　　　１１２第１図

Claims (2)

【特許請求の範囲】
1. （１）低耐圧ＭＩＳ型トランジスタと高耐圧ＭＩＳ型ト
   ランジスタが同一基板上に形成されるＭＩＳ型半導体装
   置の製造方法において、 すべてのトランジスタのゲート膜を成長させる第一の工
   程と、 低耐圧ＭＩＳ型トランジスタのゲート膜となる部分の絶
   縁膜を除去する第二の工程と、 前記除去した低耐圧ＭＩＳ型トランジスタのゲート膜を
   成長させると同時に、除去しない高耐圧トランジスタの
   ゲート膜を再成長させる第三の工程と、 イオン注入の飛程距離が、前記低耐圧トランジスタのゲ
   ート膜厚より大きく、前記高耐圧トランジスタのゲート
   膜厚より小さい加速エネルギーでイオン注入する第四の
   工程 からなることを特徴とする半導体装置の製造方法。
2. （２）前記イオン注入のイオンがリン、またはひ素であ
   ることを特徴とする第１項記載の半導体装置の製造方法
   。