JPH01191429A - 高密度実装回路板の形成方法 - Google Patents
高密度実装回路板の形成方法Info
- Publication number
- JPH01191429A JPH01191429A JP63016096A JP1609688A JPH01191429A JP H01191429 A JPH01191429 A JP H01191429A JP 63016096 A JP63016096 A JP 63016096A JP 1609688 A JP1609688 A JP 1609688A JP H01191429 A JPH01191429 A JP H01191429A
- Authority
- JP
- Japan
- Prior art keywords
- automatic
- information
- die
- bonding
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000008188 pellet Substances 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は半導体ペレットを配線基板上にダイボンディン
グし、このダイボンディングした半導体ペレットについ
て更にワイヤボンディングを行なう一連の操作からなる
高密度実装回路板の形成方法に関する。
グし、このダイボンディングした半導体ペレットについ
て更にワイヤボンディングを行なう一連の操作からなる
高密度実装回路板の形成方法に関する。
（従来の技術）
配線基板ないしリードフレームの所定領域面に半導体ペ
レットを先ずダイボンディングし、次いでダイボンディ
ングな半導体ペレットについて所要のワイヤボンディン
グを施して高密度実装回路板を形成することが知られて
いる。ところでこの高密度実装回路板の形成においては
、配線基板の所定領域上に半導体ペレットを精度よく位
置合せしてダイボンディングすること、また前記ダイボ
ンディングした半導体ペレットについて所定の対応する
端子パターンと正確にワイヤボンディングすることが必
要である。しかして、上記高密度実装回路板の形成にお
いては、製品の信顆性、高速量産などを目的として、前
記ダイボンディングおよびワイヤボンディングの各操作
をコンピュータで制御することが採られている。つまり
配線基板上の所定位置、半導体ペレットの大きさ形状な
どの情報を予め、例えばフロッピーディスクに記憶され
ておいた情報に基づいて半導体ペレットのダイボンディ
ングを順次行なう０次いで配線基板の所定領域にダイボ
ンディングした半導体ペレットの形状、位置などと配線
基板上の所定の端子パターン位置、形状などの情報を予
め、他のフロッピーディスクに記憶させておいた情報に
基づいてワイヤボンディングの繰作を順次行ない所要の
実装回路化を図っている。
レットを先ずダイボンディングし、次いでダイボンディ
ングな半導体ペレットについて所要のワイヤボンディン
グを施して高密度実装回路板を形成することが知られて
いる。ところでこの高密度実装回路板の形成においては
、配線基板の所定領域上に半導体ペレットを精度よく位
置合せしてダイボンディングすること、また前記ダイボ
ンディングした半導体ペレットについて所定の対応する
端子パターンと正確にワイヤボンディングすることが必
要である。しかして、上記高密度実装回路板の形成にお
いては、製品の信顆性、高速量産などを目的として、前
記ダイボンディングおよびワイヤボンディングの各操作
をコンピュータで制御することが採られている。つまり
配線基板上の所定位置、半導体ペレットの大きさ形状な
どの情報を予め、例えばフロッピーディスクに記憶され
ておいた情報に基づいて半導体ペレットのダイボンディ
ングを順次行なう０次いで配線基板の所定領域にダイボ
ンディングした半導体ペレットの形状、位置などと配線
基板上の所定の端子パターン位置、形状などの情報を予
め、他のフロッピーディスクに記憶させておいた情報に
基づいてワイヤボンディングの繰作を順次行ない所要の
実装回路化を図っている。
（発明が解決しようとする課題）
しかし上記、半導体ペレットのダイボンディングおよび
ワイヤボンディングを含む高密度実装回路板の形成にお
いては次のような不都合がある。
ワイヤボンディングを含む高密度実装回路板の形成にお
いては次のような不都合がある。
すなわち半導体ペレットのダイボンディングおよびワイ
ヤボンディングにおける自動制御ないし自動操作のため
の情報を別々のフロッピーディスクに記憶させておき、
前記ダイボンディング、ワイヤボンディングに応じて使
い分けする必要がある。
ヤボンディングにおける自動制御ないし自動操作のため
の情報を別々のフロッピーディスクに記憶させておき、
前記ダイボンディング、ワイヤボンディングに応じて使
い分けする必要がある。
このため自動制御系の構成および繰作が煩雑となり、量
産の効率を十分に図り得ない。かくして、繰作上の煩雑
もなく、高速量産を容易に図りうる高密度実装回路板の
形成法の開発、実用化が望まれる曲縁である。
産の効率を十分に図り得ない。かくして、繰作上の煩雑
もなく、高速量産を容易に図りうる高密度実装回路板の
形成法の開発、実用化が望まれる曲縁である。
［発明の構成］
（課題を解決するための手段）
本発明は、配線基板に対する半導体ペレットのダイボン
ディングおよびワイヤボンディングにおける自動制御用
の各種情報に共通している部分が多く、しかもその共通
した情報が、自動制御上実際的な主要部を成しているこ
とに着目したものである。つまりダイボンディングおよ
びワイヤボンディングの自動制御の基となる情報を一つ
の記憶手段で共用、装置自体の複雑化や操作の煩雑ない
し遅速化の排除を図ることを要旨とする。
ディングおよびワイヤボンディングにおける自動制御用
の各種情報に共通している部分が多く、しかもその共通
した情報が、自動制御上実際的な主要部を成しているこ
とに着目したものである。つまりダイボンディングおよ
びワイヤボンディングの自動制御の基となる情報を一つ
の記憶手段で共用、装置自体の複雑化や操作の煩雑ない
し遅速化の排除を図ることを要旨とする。
（作 用）
本発明によればダイボンディングを自動的に制御、実施
するための情報とワイヤボンディングを制御実施するた
めの情報とは一つの記憶手段、例えば一つのフロッピー
ディスクが共用される。
するための情報とワイヤボンディングを制御実施するた
めの情報とは一つの記憶手段、例えば一つのフロッピー
ディスクが共用される。
このためダイボンディングとワイヤボンディングとの切
換えに際してもフロッピーディスクの使い分けも不要と
なり、操作が簡易となる。しがも上記フロッピーディス
クの使い分は操作が不要となることは、実装装置の複雑
化やフロッピーディスクの誤挿入の招来の防止をもたら
す。
換えに際してもフロッピーディスクの使い分けも不要と
なり、操作が簡易となる。しがも上記フロッピーディス
クの使い分は操作が不要となることは、実装装置の複雑
化やフロッピーディスクの誤挿入の招来の防止をもたら
す。
〈実施例）
以下図面を参照して本発明の詳細な説明する。
第１図は本発明の実施に用いた装置の構成例を斜視的に
示したものである。
示したものである。
図において自動ダイマウント１と自動ワイヤボンダ２と
は共通の制御装置３にて制御される構造となっている。
は共通の制御装置３にて制御される構造となっている。
また前記制御装置３には情報供給部４を介して、予め記
憶させておいた自動マウントと自動ワイヤホンダの制御
情報が共通のフロッピーディスク５から出される形式と
なっている。
憶させておいた自動マウントと自動ワイヤホンダの制御
情報が共通のフロッピーディスク５から出される形式と
なっている。
しかして情報記憶ないし記憶手段（媒体）としてのフロ
ッピーディスク５に予め記憶されている情報は、例えば
ａ：配線基板の寸法、ｂ：アイランド（半導体チップの
搭載、実装箇所）の位置情報、Ｃ：半導体チップの種類
（品種）、ｄ：半導体チップの数、ｅ：半導体チップの
高さなどであり、これら一連の制御情報は自動ダイマウ
ンタおよび自動ワイヤボンダの動作においてそれぞれ基
準となって所要のマウントと、ワイヤボンディングとの
達成に寄与する。つまり、半導体ペレットのマウントに
おいては配線基板が所要のものが否か半導体ペレットを
搭載する位置はどこが、搭載した半導体チップは所定の
ものか否か、またそれらは所要数搭載されたか、半導体
チップは所定の状態にｔｉｌｉ！ないしマウントとれた
か否かなどが適宜チエツクされながら、自動マウントが
実施される。
ッピーディスク５に予め記憶されている情報は、例えば
ａ：配線基板の寸法、ｂ：アイランド（半導体チップの
搭載、実装箇所）の位置情報、Ｃ：半導体チップの種類
（品種）、ｄ：半導体チップの数、ｅ：半導体チップの
高さなどであり、これら一連の制御情報は自動ダイマウ
ンタおよび自動ワイヤボンダの動作においてそれぞれ基
準となって所要のマウントと、ワイヤボンディングとの
達成に寄与する。つまり、半導体ペレットのマウントに
おいては配線基板が所要のものが否か半導体ペレットを
搭載する位置はどこが、搭載した半導体チップは所定の
ものか否か、またそれらは所要数搭載されたか、半導体
チップは所定の状態にｔｉｌｉ！ないしマウントとれた
か否かなどが適宜チエツクされながら、自動マウントが
実施される。
一方前記マウントした半導体ペレットのワイヤボンディ
ングにおいても配線基板が所定のものでがつ半導体ペレ
ットが所定の領域（位置）にマウントされていること、
しかもその半導体ペレットは所定の品種で所要数である
こと、さらに半導体ペレットは所定の位置に確実にマウ
ントされているか否かを検知し、所要の条件を満してマ
ウントされているものについて所定のワイヤボンディン
グが実施されることになる。換言すると配線基板に対す
る半導体ペレットの自動マウントと自動ワイヤボンディ
ングとは別々の工程であっても、その工程における制御
情報は共通しているため、自動マウントまたは自動ボン
ダのいずれかの制御情報を兼用して所要のマウントおよ
びワイヤボンディングが自動的に達成される。
ングにおいても配線基板が所定のものでがつ半導体ペレ
ットが所定の領域（位置）にマウントされていること、
しかもその半導体ペレットは所定の品種で所要数である
こと、さらに半導体ペレットは所定の位置に確実にマウ
ントされているか否かを検知し、所要の条件を満してマ
ウントされているものについて所定のワイヤボンディン
グが実施されることになる。換言すると配線基板に対す
る半導体ペレットの自動マウントと自動ワイヤボンディ
ングとは別々の工程であっても、その工程における制御
情報は共通しているため、自動マウントまたは自動ボン
ダのいずれかの制御情報を兼用して所要のマウントおよ
びワイヤボンディングが自動的に達成される。
［発明の効果］
上記の如く本発明方法によれば実装装置も節線化され、
またスペースファクタも小となり経済的であるばかりで
なく作業性、高速量産も大きく改善される。
またスペースファクタも小となり経済的であるばかりで
なく作業性、高速量産も大きく改善される。
第１図は本発明方法の実施例において用いた装置の構成
例を示す斜視図である。 １・・・・・・自動グイマウンタ ２・・・・・・自動ワイヤボンダ ３・・・・・・制御装こ ５・・・・・・フロッピーディスク 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 − 第１図
例を示す斜視図である。 １・・・・・・自動グイマウンタ ２・・・・・・自動ワイヤボンダ ３・・・・・・制御装こ ５・・・・・・フロッピーディスク 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 − 第１図
Claims (1)
- （１）配線基板の所定領域面上に、半導体ペレットのダ
イボンディングおよび前記ダイボンディングした半導体
ペレットのワイヤボンディングをそれぞれ予め情報記憶
手段に記憶させた情報で制御し自動的に行なう高密度実
装回路板の形成方法において、前記半導体ペレットのダ
イボンディングおよびワイヤボンディングを自動制御す
る情報を一つの記憶手段に記憶させ共用することを特徴
とする高密度実装回路板の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63016096A JPH01191429A (ja) | 1988-01-27 | 1988-01-27 | 高密度実装回路板の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63016096A JPH01191429A (ja) | 1988-01-27 | 1988-01-27 | 高密度実装回路板の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01191429A true JPH01191429A (ja) | 1989-08-01 |
Family
ID=11906984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63016096A Pending JPH01191429A (ja) | 1988-01-27 | 1988-01-27 | 高密度実装回路板の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01191429A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5542600A (en) * | 1991-11-07 | 1996-08-06 | Omron Corporation | Automatic soldering apparatus, apparatus and method for teaching same, soldering inspection apparatus and method, and apparatus and method for automatically correcting soldering |
-
1988
- 1988-01-27 JP JP63016096A patent/JPH01191429A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5542600A (en) * | 1991-11-07 | 1996-08-06 | Omron Corporation | Automatic soldering apparatus, apparatus and method for teaching same, soldering inspection apparatus and method, and apparatus and method for automatically correcting soldering |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788560B2 (en) | Semiconductor device and process for manufacturing the same | |
| US6467672B2 (en) | Methods for clamping and wire-bonding the leads of a lead frame one set at a time | |
| US6476474B1 (en) | Dual-die package structure and method for fabricating the same | |
| JP2009111401A (ja) | 積層半導体チップパッケージ | |
| US6196445B1 (en) | Method for positioning the bond head in a wire bonding machine | |
| TWI636539B (zh) | 具有複製晶粒接合墊及相關聯裝置封裝件之半導體裝置及其製造方法 | |
| JPH01191429A (ja) | 高密度実装回路板の形成方法 | |
| JP2771104B2 (ja) | 半導体装置用リードフレーム | |
| JPH01235363A (ja) | 半導体装置 | |
| JPH0256942A (ja) | 半導体装置 | |
| US6242812B1 (en) | CSP pin configuration compatible with TSOP pin configuration | |
| KR0182506B1 (ko) | 동시에 절단된 반도체 칩을 이용한 고밀도 실장형 패키지 및 그 제조 방법 | |
| JPH0461152A (ja) | 半導体装置 | |
| JPS6028255A (ja) | 半導体装置 | |
| JPH03167872A (ja) | 半導体装置用リードフレーム | |
| JP3165121B2 (ja) | 半導体装置 | |
| JPS6276753A (ja) | 半導体装置およびその製造方法 | |
| JPS61248530A (ja) | ワイヤボンデイング方法 | |
| JPH03250657A (ja) | 表裏両面実装可能な樹脂封止型半導体装置 | |
| KR100362504B1 (ko) | 칩 크기형 반도체 패키지의 제조방법 | |
| JP2868630B2 (ja) | 半導体パッケージの実装構造 | |
| KR100462993B1 (ko) | 적층형 반도체 칩 패키지의 제조방법 및 장치 | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| KR100273881B1 (ko) | 와이어본딩방법 | |
| JP2852291B2 (ja) | 半導体ペレットのダイボンディング法 |