JPH01183913A

JPH01183913A - オートリセット回路

Info

Publication number: JPH01183913A
Application number: JP815588A
Authority: JP
Inventors: Shoichi Fukazawa; 深沢　正一; Shigemitsu Horikawa; 堀川　茂満
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1988-01-18
Filing date: 1988-01-18
Publication date: 1989-07-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、論理回路等（供給する電源の投入時または遮
断時に、その論理回路等を自動的にリセットするための
オートリセット回路に関するものである。

（従来の技術）従来、この種のオートリセット回路としては、例えば第
２図のようなものがあった。以下、その構成を図を用い
て説明する。

第２図は従来のオートリセット回路の一構成例を示す回
路図である。

このオートリセット回路は、電源（Ｖ　ｄｄ　）ライン
１とグランド（Ｖ３．）ライン２に接続された供給電源
（Ｖｂ）３及び電源投入スイッチ４を備え、その電源ラ
イン１とグランドライン２の間には抵抗５及びキャパシ
タ６が直列に接続されている。

ざらに、抵抗５とキャパシタ６の接続点Ｘには、相補型
ＭＯＳトランジスタ（以下、０ＭＯ３という）からなる
出力用インバータ７の入力端子が接続され、そのインバ
ータ７の出力端子に、リセット信？５　Ｖ　１出力用の
出力端子８が接続されている。

第３図は第２図の動作波形図であり、この図を参照しつ
つ第２図の動作を説明する。なお、第３図は横軸に時刻
ｔ（μｓ）、縦軸に電源（ｖｄｄ）ライン１の電圧がと
られている。

先ず、電源投入スイッチ４をオンすると、電源（Ｖｄｄ
）ライン１はグランド電位ｖｓｓがら供給電源３の電圧
ｖｂまで、時刻ｔ１．ｔ２を経て時刻ｔ３（μＳ）の間
に上昇する。リセット信＠Ｖ　１を出ノＪするオートリ
セット出力動作は、インバータ７の動作電圧をＶｄｄｌ
とすれば、時刻ｔ＜シ１では不定状態であるが、時刻ｔ
≧１１で出力レベルが定まり、インバータ７の入力閾値
電圧Ｖｔｈ７に対して抵抗５及びキャパシタ６の値を充
分大きく選び、電源（Ｖｄｄ）ライン１から抵抗５を通
してキャパシタ６を充電し、接続点Ｘの電圧Ｖｘを立上
げる時定数を大きくすれば、時刻ｔ１でＶ１ｉ７≧ｖｘ
となり、リセット信号ｖｒ＝Ｖｄｄとなってリセット動
作となる。次に、時刻ｔ≧１２でインバータ閾値電圧ｖ
ｔｈ７≦■、となると、リセット信号ｖｒ＝ｖｓｓとな
り、リセット動作終了となる。このようなオートリセッ
ト時間幅は、ｔ２−ｔｌである。

（発明が解決しようとする問題点）しかしながら、上記構成のオー１〜リセツト回路では、
次のような問題点があった。

■　従来の回路では、動作原理が抵抗５及びキャパシタ
６のＣＲ時定数を用いているため、そのＣＲ時定数以下
の速い電源繰返し変化に対して応答できない。

■　キャパシタ６を使用しているため、集積回路化が困
難である。

■　抵抗５及びキャパシタ６を使用しているため、温度
変化に対して整合をとりにくく、温度変動が大きく、安
定性が低い。

本発明は前記従来技術が持っていた問題点として、応答
性が低い点、集積回路化が困難な点、及び安定性が低い
点について解決したオートリセット回路を提供するもの
である。

（問題点を解決するための手段）本発明は前記問題点を解決するために、電源の投入時ま
たは遮断時において論理回路等を自動的にリセットする
ためのオートリセット回路において、このオートリセッ
ト回路を少なくとも、電源電圧分圧用の抵抗と、制御電
極が前記抵抗に接続された第１のトランジスタと、制御
電極が前記抵抗に接続され前記第１のトランジスタの閾
値電圧よりも大きな閾値電圧を有する第２のトランジス
タと、前記第１と第２のトランジスタにそれぞれ直列に
接続されその第１と第２のトランジスタに一定の比（但
し、１：１の関係も含む）を持つ異なった電流を流す機
能を有する第３および第４のトランジスタと、前記第２
と第４のトランジスタの接続点に入力端子が接続された
出力用のインバータとで、構成したものである。

（作　用）本発明によれば、以上のようにオートリセット回路を構
成したので、分圧用抵抗はインバータが反転しはじめる
電源電圧の閾値レベルを決定する働きをする。第３ｉＢ
よび第４のトランジスタは、第１および第２のトランジ
スタに対して所定の電流を流すように動く。分圧用抵抗
の分圧比は温度変化の影響を受けないため、その分圧用
抵抗により制御電圧が印加される第１．第２のトランジ
スタは、温度に対して安定した動作をする。これらによ
り、応答性の向上、集積回路の容易性、及び温度変化に
対する安定性の向上が図れる。従って前記問題点を除去
できるのである。

（実施例）第１図は本発明の実施例を示すオー１〜リセツト回路の
回路図である。

このオートリセット回路は、電圧Ｖｄｄの電源ライン１
１と電位Ｖｓｓのグランドライン１２に接続された電圧
Ｖｂの供給電源１３及び電源投入スイッチ１４を備え、
その電源ライン１１とグランドライン１２の間には、抵
抗値Ｒ１の分圧用抵抗２１と抵抗値Ｒ２の分圧用抵抗２
２とが直列接続され、さらにその抵抗２１と２２の接続
点Ｙに、第１．第２のトランジスタであるＮチＶネルＭ
Ｏ８トランジスタ（以下、ＮＭＯ８という）３１．３２
の制御電極、即ちゲートが共通接続され、そのＮＭＯ８
３１，３２のソースがグランドライン１２に接続されて
いる。一方のＮＭＯ３３１のゲート幅をＷｌ、ゲート長
をＬ１閾値電圧をＶ、ｈｌ、他方のＮＭＯ３３２のゲー
ト幅をＷ２、ゲート長をし、閾値電圧をｖｔｈ２とした
場合、両者のゲート幅／ゲート長はＷ１／Ｌ＞Ｗ２／Ｌ
に、閾値電圧の関係はＶｌｈｌ〉■ｔｈ２にそれぞれ設
定されている。

各ＮＭＯ３３１，３２のドレインには、第３゜第４のト
ランジスタであるＰチャネルＭＯＳトランジスタ（以下
、ＰＭＯ３という＞３３．３４のトレインがそれぞれ接
続され、さらにそのＰＭＯ３３３，３４の各ソースが電
源ライン１１に接続されると共に、その各ゲートがＮＭ
Ｏ３３１のドレインに共通接続されている。ＰＭＯ８３
３，３４は、ＮＭＯ８３１と同値のドレイン電流を流そ
うと働くゲート長とゲート幅の比が同一の能動負荷的な
トランジスタであり、その一方のＰＭＯ８３４のトレイ
ン側には０ＭＯ８からなるインバータ３７の入力端子が
接続されている。

インバータ３７の出力端子には、リセット信号■、出力
用の出力端子３８が接続されている。このインバータ３
８が反転しはじめる電源電圧Ｖｄｄの閾値レベル（■ｔ
ｈ）は、抵抗２１．２２の接続点Ｙの電圧■、によって
決定される。

以上の構成において、各ＮＭＯ３３１，３２のドレイン
電流１１．１２は、次式で表わされる。

１１＝１２＝・・・（１）但し、β：ＭＯＳトランジスタ定数また、ドレイン電流１１＝１２のときの１１あるいはＩ
２は、温度変動のないトレイン電流値であることが必要
で、Ｖｇ５、Ｗ１／Ｌ、Ｗ２／Ｌの値によって決定され
る。

一般的に、ドレイン電流１ｄとゲート・ソース電圧ｖｇ
、の温度特性の関係は、第４図のようになる。第４図中
のＴｏ、Ｔ１．Ｔ２　（但し、Ｔ１＜Ｔｏ＜Ｔ２＞は温
度パラメータを表わす。

前記のようなドレイン電流１１．Ｉ２の関係があるとき
、第１図の回路は次のような動作を行う。

先ず、電源投入スイッチ１４をオンすると、電圧Ｖｄｄ
の電源ライン１１は、電圧Ｖｂの供給電源１３によって
グランド電位ｖｓｓから立上り、分圧用抵抗２１．２２
の接続点Ｙの電圧Ｖ、がＶｔ１，１　＞Ｖ、　＞・Ｖｔ
ｈ２の時にＮＭＯ３３２がオン状態となる。この際、Ｎ
ＭＯ３３１がオフ状態であるため、ＰＭＯ３３３，３４
はオフで、ドレイン電流１１．１２が流れず、インバー
タ２７の入力が低レベル（以下、“′ビ′という）とな
る。そのため、インバータ３７から出力されるリセット
信号Ｖ−よ、高レベル（以下、“Ｈ″という）となり、
リセット動作として動く。

ざらに電源ライン１１の電圧上昇に伴って接続点Ｙの電
圧Ｖ、が上昇し、Ｖ、ｈ１≦Ｖ、となると、ＰＭＯ３３
３がオンし、ドレイン電流１１゜１２が流れはじめる。

ＮＭＯ８３１，３２のＷ１／Ｌ＞Ｗ２／Ｌの関係により
、ＶｔｈｌくＶ。

の条件下で１１≧１２となる接続点電圧■、に達すると
、インバータ３７の入力レベルは“ＷＴとなり、それに
よってインバータ３７から出力されるリセット信号Ｖｒ
が″ビ′となる。このようにリレット信＠Ｖ　ｐが“Ｈ
ＦＩから４（Ｌ　ＩＴに切り変わりはじめる電圧Ｖｄｄ
の閾値レベルＶｔｈは、次式で与えられる。

本実施例では、次のような利点を有している。

（ａ）　　従来の第２図の抵抗５及びキャパシタ６に代
えて分圧用抵抗２１，２２、ＮＭＯ３３１゜３２及びＰ
ＭＯ８３３，３４を用いたので、電源電圧Ｖｄｄの範囲
を正確に設定できる。ざらに、抵抗２１．２２の分圧比
は温度変化の影響を受けないため、その接続点Ｙの電圧
Ｖ、も温度に対して影響を受けず、従ってＮＭＯ３３１
，３２が温度変化に対して安定した動作をする。

（ｂ）　　抵抗２１．２２の分圧比を変えることにより
、リセットレベルを自由に選択することができる。

（Ｃ）　　構成部品にキャパシタを使用しないので、集
積回路化が容易であり、さらに速い電源繰返し変化に対
する応答性が良く、その変化に対して的確にオートリセ
・ット動作が行える。

なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがある。

（ｉ）　　第１図において、ＰＭＯ３３３のゲート幅Ｗ
３及びＮＭＯ３３１のゲート幅Ｗ１をそれぞれ１／２と
すれば、■ｔｈ１〉Ｖ、〉ｖｔｈ２でリセット信＠ｖ、
が“Ｈ″、さらに電圧Ｖ、が工賃しｖｔｈ’　＜ｖ、の
条件下で１１≧２Ｉ２となる電圧Ｖ、に達すると、リセ
ット信＠ｖ、が“ビとなるオートリセット動作が可能と
なる。

（ｉｉ）　　第１図の分圧用抵抗２１．２２の数を増加
したり、ＮＭＯ８３１，３２及びＰＭＯ３３３゜３４を
他のＭＯＳトランジスタ等で構成したり、あるいはイン
バータ３７を０ＭＯ８以外のトランジスタで構成する等
、種々の変形が可能である。

（発明の効果）以上詳細に説明したように、本発明によれば、電源電圧
分圧用の抵抗を用いた整合性の良い抵抗比と、第１〜第
４のトランジスタの閾値電圧とにより、インバータの入
力レベルを設定するようにしたので、速い電源繰返し変
化に対して応答性が良く、集積回路化が容易で、しかも
温度変動に対して安定した動作が期待できる。

【図面の簡単な説明】

第１図は本発明の実施例を示すオートリセット回路の回
路図、第２図は従来のオートリセット回路の回路図、第
３図は第２図の動作波形図、第４図は■９とｖｇ、の温
度特性の関係を示す図である。１１・・・・・・電源ライン、１２・・・・・・グラン
ドライン、１３・・・・・・供給電源、１４・・・・・
・電源投入スイッチ、２１．２２・・・・・・電源電圧
分圧用抵抗、３１．３２・・・・・・ＮＭＯ３，３３，
３４・・・・・・ＰＭＯ８，３７・・・・・・インバー
タ。出願人代理人　　柿　　本　　恭　　成環１６明のオー
トリづ砕口路第１図抜木のスートリ仁・ソトロ路第２図

Claims

【特許請求の範囲】電源電圧分圧用の抵抗と、制御電極が前記抵抗に接続された第１のトランジスタと
、制御電極が前記抵抗に接続され前記第１のトランジスタ
の閾値電圧よりも大きな閾値電圧を有する第２のトラン
ジスタと、前記第１と第２のトランジスタにそれぞれ直列に接続さ
れその第１と第２のトランジスタに一定の比を持つ異な
つた電流を流す機能を有する第３および第４のトランジ
スタと、前記第２と第４のトランジスタの接続点に入力端子が接
続された出力用のインバータとを、備えたことを特徴と
するオートリセット回路。