JPH0118362B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、発電所、変電所、送配電線、化学プ
ラント等において突発異常現象を記録する方式に
関するものである。

異常現象の発生回数が少ない場合には、突発異
常現象記録装置が正常動作するか否かが不明にな
るので、例えば24時間のような所定時間間隔でチ
エツク用トリガ信号を発生させて、動作確認を行
う。ところが、例えば、記録紙の送り速度を150
mm／S.1回の送り時間を５秒、チエツク間隔を24
時間として30日間で30回チエツクを行うと、記録
紙が22.5ｍ消費される。また記録紙の交換を頻繁
に行わなければならない。

そこで、本発明の目的は、記録紙の使用量を大
幅に低減することが可能な突発現象記録装置を提
供することにある。

上記目的を達成するための本発明は、異常現象
が突発する可能性があるアナログ信号ラインに結
合されたアナログ−デジタル変換器と、所定の記
憶容量を有して前記アナログ−デジタル変換器か
ら得られるデジタル信号を順次に一時記憶する記
憶装置と、前記記憶装置から順次に読み出された
デジタル信号をアナログ信号に変換するデジタル
−アナログ変換器と、前記デジタル−アナログ変
換器から得られるアナログ信号を記録する記録計
と、前記アナログ信号ラインに結合された異常検
出器と、所定時間間隔でチエツク信号を発生する
チエツク信号発生回路と、通常は前記記憶装置を
書き込みモードに制御し、前記異常検出器から異
常検出信号が発生した時又は前記チエツク信号発
生回路からチエツク信号が発生した時には第１の
所定時間のみ記憶装置を読み出しモードに制御す
る書き込み及び読み出し制御回路と、前記異常検
出信号が発生した時には少なくとも前記第１の所
定時間は前記記録計を記録状態に駆動し、前記チ
エツク信号が発生した時には前記第１の所定時間
よりも短い第２の所定時間のみ前記記録計を記録
状態に駆動する記録計制御回路と、を具備してい
ることを特徴とする突発現象記録装置に係わるも
のである。

上記本発明によれば、記憶装置等の電気回路部
分は比較的長い第１の所定時間の間チエツク駆動
されるが、記録計はこれよりも短い第２の所定時
間のみ駆動されるのみであるから、記録紙の使用
量を減らすことが可能になる。

以下、第１図及び第２図を参照して本発明の実
施例について述べる。

第１図に示す本発明の実施例に係わる自動突発
現象記録装置においては、異常現象が生じる可能
性のあるアナログ信号ライン１に、サンプルホー
ルド回路とＡ−Ｄ変換回路とから成るアナログ−
デジタル即ちＡ−Ｄ変換器２が結合されている。
このＡ−Ｄ変換器２はアナログ信号をサンプリン
グし且つホールドした後にデジタル信号に変換す
る回路である。

Ａ−Ｄ変換器２から得られるデジタル信号即ち
データはＡ−Ｄ変換器２の出力線に結合された記
憶装置即ちメモリ３に順次に書き込まれる。メモ
リ３は所定の記憶容量を有して入力されるデータ
を順次に記憶し、順次に出力することが可能な公
知のRAM（ランダム・アクセス・メモリ）であ
り、常に現時点より一定時間前までのデータを一
時記憶することが可能なものである。尚このメモ
リ３はフリツプフロツプの集りで構成された半導
体ICメモリの他にアドレス回路、書き込み回路、
及び読み出し回路等を勿論含んでいる。

第１図において、メモリ３の出力線に結合され
たデジタル−アナログ即ちＤ−Ａ変換器４は、メ
モリ３から読み出したデジタル信号（データ）を
アナログ信号に変換するものである。

Ｄ−Ａ変換器４の出力線に結合された記録計５
は、この実施例の場合、ペンオシログラフであつ
て、アナログ信号波形を記録紙の上に記録するも
のである。

アナログ信号ライン１に結合された異常検出器
６は、この実施例の場合、アナログ信号の異常を
例えばその振幅の変化で検出し、トリガ信号を発
生するものである。

異常検出器６の出力線に結合された遅延回路７
は、異常検出器６から得られる異常検出信号に応
答して異常発生時点より所定時間遅れた遅延時点
で遅延トリガ信号を発生するものである。この遅
延回路７の遅延時間は異常期間よりは長いが、メ
モリ３の一巡書き込み時間よりは短かく設定され
ている。尚遅延トリガ信号が要求されない場合に
は、勿論遅延回路７を省略してもよい。

遅延回路７の出力はORゲート１５を介して５
秒のタイマとしての単安定マルチバイブレータ１
３にトリガ信号として供給される。この単安定マ
ルチバイブレータ１３は、点線で囲んで示すメモ
リ書き込み読み出し制御回路１４の中に含まれて
おり、遅延トリガ信号の立下りに応答して第１の
所定時間としての５秒間の高レベル出力を発生
し、切換回路１０を制御する。

この実施例では信号処理を２種類のクロツク周
波数で選択的に制御するために、10kHzのクロツ
ク信号（書き込みクロツク）を発生する第１のク
ロツク信号発生器８と、0.5kHzのクロツク信号
（読み出しクロツク）を発生する第２のクロツク
信号発生器９とが設けられている。そして第１及
び第２のクロツク信号発生器８，９をＡ−Ｄ変換
器２及びメモリ３等に選択的に接続するために、
切換回路１０が設けられ、この切換回路１０が第
１の単安定マルチバイブレータ１３の出力で制御
されている。切換回路１０は一対のFETスイツ
チ１１，１２を有し、正常時に一方のスイツチ１
１が閉成され、異常時に単安定マルチバイブレー
タ１３の出力に応答してこの一方のスイツチ１１
が開成し、これに代つて他方のスイツチ１２が閉
成するように構成されている。

記録計５は、記録紙を送るためのモータ１６を
含み、このモータ１６は点線で囲んで示す記録計
制御回路１７の出力で制御される。この制御回路
１７は、モータ駆動回路１８と、このモータ駆動
回路１８の動作時間を決定する第２の単安定マル
チバイブレータ１９及び第３の単安定マルチバイ
ブレータ２０と、異常送り制限の10秒のタイマと
しての第４の単安定マルチバイブレータ２１と、
この第４の単安定マルチバイブレータ２１の出力
で制御されるトランジスタ２２と、第３の単安定
マルチバイブレータ２０をトリガするための第５
の単安定マルチバイブレータ２３とから成る。

２４はチエツク信号発生回路であつて、読み出
しクロツク信号発生器９の発振器出力に基づいて
24時間毎にトリガ信号を発生するタイマ２５と、
このタイマ２５の出力でトリガされて１秒のパル
スを発生する単安定マルチバイブレータ２６とか
ら成る。尚単安定マルチバイブレータ２６から発
生するチエツク信号はORゲート１５を介して第
１の単安定マルチバイブレータ１３にトリガ信号
として付与されると共に、第５の単安定マルチバ
イブレータ２３にトリガ信号として付与される。
２７は時刻信号形成回路であり、記録信号と並列
に記録計５に時刻信号を供給するものである。

次に、この装置の動作を更に詳しく述べる。
今、入力アナログ信号ライン１のアナログ信号の
電圧振幅が所定レベルより高くなると、異常検出
器６にてこれが検出され、異常検出信号が発生す
る。この実施例の装置では異常検出信号が発生し
ても直ちに読み出しモードとせずに遅延回路７で
決定された遅延時間後に読み出しを開始させる。
遅延回路７から得られる遅延トリガ信号の立下り
に応答して第１及び第２の単安定マルチバイブレ
ータ１３，１９がトリガされ、FETスイツチ１
２がオンになつてメモリ３から0.5kHzの読み出し
クロツクでデータが読み出される。また単安定マ
ルチバイブレータ１９の高レベル出力期間（５秒
間）のみモータ駆動回路１８が動作し、Ｄ−Ａ変
換器４の出力が５秒間のみ記録紙に書き込まれ
る。

上述の如き計測信号の異常に基づくトリガとは
別に、24時間間隔で、パルス幅1secの第２図Ａに
示すチエツク用トリガ信号が発生し、これがOR
ゲート１５を介して第１及び第４の単安定マルチ
バイブレータ１３，２１に供給され、第１の単安
定マルチバイブレータ１３からは第２図Ｂに示す
如くt₁〜t₂期間（５秒）の高レベル出力が得られ
る。また第４の単安定マルチバイブレータ２１か
らは、第２図Ｃに示すt₁〜t₄期間（10秒）の高レ
ベル出力が得られる。また第６の単安定マルチバ
イブレータ２６の出力パルスの立下りに応答して
第６の単安定マルチバイブレータ２３がトリガさ
れ第２図Ｄに示すt₁〜t₂期間（５秒）の高レベル
出力が発生する。

上述の如く第１の単安定マルチバイブレータ１
３の出力がt₁で高レベルになると、メモリ３が読
み出しモードとなり、データが順次に出力され
る。しかし、このチエツクトリガ動作の場合に
は、単安定マルチバイブレータ１９がトリガされ
ていないので、記録計５の送りモータ１６が直ち
に動作しない。

t₂時点になつて単安定マルチバイブレータ２３
が第２図Ｄに示す如く立下ると、この立下りで次
段の第３の単安定マルチバイブレータ２０がトリ
ガされ、第２図Ｅに示す第２の所定期間に相当す
るt₂〜t₃期間（１秒）の高レベル出力が発生し、
この期間のみモータ駆動回路１８が動作し、記録
紙が送られる。これと同時に時刻信号形成回路２
７が制御され、ここで形成されている時刻信号が
記録紙に記入される。

ところで、何んらかの原因で単安定マルチバイ
ブレータ１９又は２０の出力が５秒又は１秒経過
しても低レベルとならず、高レベルに保たれるこ
とが生じても、本装置では第４の単安定マルチバ
イブレータ２１の出力が第２図Ｃに示す如くt₄時
点で低レベルになり、トランジスタ２２がオフに
なるため、10秒間以上に渡つて記録紙が送られる
ことが制限される。そして、図示されていない警
報器にて異常を知らせる。

上述から明らかなように、本装置には次の利点
がある。

(a) 計測トリガ信号の場合には、少なくともメモ
リ３の読み出し時間は記録計５を作動させる
が、チエツクトリガ信号の場合には、計測トリ
ガ時より短い時間のみ記録計５を作動させるよ
うにしたので、記録紙を節約することが出来
る。

以上、本発明の実施例について述べたが、本発
明は上述の実施例に限定されるものではなく、更
に変形可能なものである。例えば、第１図におけ
るメモリ３の代りに、第３図に示すシフトレジス
タ３０を使用してもよい。即ちＡ−Ｄ変換器２か
ら例えば10ビツト１ワードのデジタル信号を並列
形式で出力させ、これを例えば10個のシフトレジ
スタSR₁〜SR₁₀によつて一時記憶する。そして
夫々のシフトレジスタSR₁〜SR₁₀を例えば8000ビ
ツト構成とし、8000ワードを記憶することが可能
な構成とする。そして、第１図に示すようなクロ
ツク信号供給回路から付与されるクロツク信号を
シフトパルスとしてＡ−Ｄ変換器２から供給され
たデータをＤ−Ａ変換器４に向けて順次にシフト
する。これにより現時点でシフトレジスタ３０の
左端に新しいデータが記憶されたとすれば、シフ
トレジスタ３０の左端には現時点より一定時間前
のデータが記憶されていることになる。従つて、
第１図に示すメモリ３と全く同様な機能を有す
る。また第１図に示す装置において異常検出信号
を異常期間の全部において発生するようにしても
よい。また第１図の実施例では、第１及び第２の
クロツク信号発生器８，９を使用したが、１つの
基準発振器に基づいて２種類の周波数信号を得る
ようにしてもよい。また単安定マルチバイブレー
タ１９のトリガ信号を遅延回路７の前段から得て
もよい。また単安定マルチバイブレータ１３，１
９，２０，２１，２３，２６で時間設定せずにカ
ウンタ等で時間設定してもよい。また第１の単安
定マルチバイブレータ１３の出力ラインにスイツ
チを設け、単安定マルチバイブレータ２１の出力
が高レベルの期間のみ出力の伝送を可能にしても
よい。また記録計５のモータ１６の駆動をチエツ
クトリガ信号の発生直後に例えば１秒間行つても
よい。

【図面の簡単な説明】

第１図は本発明の実施例に係わる突発現象記録
装置を示すブロツク図、第２図は第１図のＡ〜Ｅ
点の状態を説明的に示す波形図、第３図は記憶装
置の変形例を示すブロツク図である。 尚図面に用いられている符号において、１はア
ナログ信号ライン、２はＡ−Ｄ変換器、３はメモ
リ、４はＤ−Ａ変換器、５は記録計、６は異常検
出器、７は遅延回路、８は第１のクロツク信号発
振器、９は第２のクロツク信号発振器、１０は切
換回路、１３は第１の単安定マルチバイブレー
タ、１９は第２の単安定マルチバイブレータ、２
０は第３の単安定マルチバイブレータ、２１は第
４の単安定マルチバイブレータ、２３は第５の単
安定マルチバイブレータ、２４はチエツク信号発
生回路である。

Claims (1)

1. 【特許請求の範囲】 １ 異常現象が突発する可能性があるアナログ信
   号ラインに結合されたアナログ−デジタル変換器
   と、 所定の記憶容量を有して前記アナログ−デジタ
   ル変換器から得られるデジタル信号を順次に一時
   記憶する記憶装置と、 前記記憶装置から順次に読み出されたデジタル
   信号をアナログ信号に変換するデジタル−アナロ
   グ変換器と、 前記デジタル−アナログ変換器から得られるア
   ナログ信号を記録する記録計と、 前記アナログ信号ラインに結合された異常検出
   器と、 所定時間間隔でチエツク信号を発生するチエツ
   ク信号発生回路と、 通常は前記記憶装置を書き込みモードに制御
   し、前記異常検出器から異常検出信号が発生した
   時又は前記チエツク信号発生回路からチエツク信
   号が発生した時には第１の所定時間のみ記憶装置
   を読み出しモードに制御する書き込み及び読み出
   し制御回路と、 前記異常検出信号が発生した時には少なくとも
   前記第１の所定時間は前記記録計を記録状態に駆
   動し、前記チエツク信号が発生した時には前記第
   １の所定時間よりも短い第２の所定時間のみ前記
   記録計を記録状態に駆動する記録計制御回路と、
   を具備していることを特徴とする突発現象記録装
   置。