JPH01181257A - アダプタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 玖五欠１ 本発明はアダプタに関し、特に上位装置と回線との間に
接続されるアダプタに関する。

良米韮韮 従来、この種のアダプタは、コンピュータ等の上位装置
と回線との間に接続されており、上位装置及び回線から
入力されたデータを記憶するローカルメモリ（Ｌｏｃａ
ｌ　Ｈｅｎｏｒｙ）を有し”Ｃイｆ：、ソ（１）従来の
アダプタについて、第２図を用いて説明する。

第２図は従来のアダプタの構成を示す系統図である０図
において従来のアダプタは、マイクロプロセッサ１００
と、回線制御部２００と、インタフェース部２１Ｇと、
ローカルメモリ３０Ｇと、内部バス５０Ｇと、バスｌ１
１ｔｌｐ部６００と、内部バス調停回路７００とを含ん
で構成されている。

また、従来のアダプタは、制御記憶装置１１０と、アド
レストレーサ１２Ｇと、ラッチ回路１３Ｇ及び１４０と
、３ステートバツフア１７Ｇ及び１８０と、アドレス制
御回路１９０と、オア回路３１０と、ノア回路３２０と
を含んで構成されている。

ローカルメモリ３０Ｇは図示せぬ他の装置から回線及び
インタフェース部２１Ｇを介して回線制御部２００に送
られてきたデータを記憶する他に、図示せぬ上位装置か
らバス制御部６００、内部バス５００及び３ステートバ
ツフア１７０を介してマイクロプロセッサ１００に送ら
れてきたデータを記憶するものである。この場合記憶す
るアドレスは、マイクロプロセッサ１００のアドレス出
力１０がラッチ回路１４０及びアドレス制御回路１９０
を介してローカルメモリ３００のアドレス端子３０に入
力されることにより指定される他に、回線制御部２００
のアドレス出力２０がラッチ回路１３０及びアドレス制
御回路１９０を介してローカルメモリ３００のアドレス
端子３０に入力されることにより指定されるのである。

アドレス制御回路１９０はワイヤードアンド回路等で構
成されており、ラッチ回路１３０を介して入力されたア
ドレス信号２０とラッチ回路１４０を介して入力された
アドレス信号１０とのどちらか一方をローカルメモリ３
００のアドレス端子３０に入力し、もう一方は高インピ
ーダンス状態にしてその信号を送出しないように制御す
るものである。

また、ローカルメモリ３００はマイクロプロセッサ１０
０のライト信号１１がオア回路３１Ｇを介してライト端
子３１に入力されてライトイネーブル状態になる他に、
回線制御部２００のライト信号２１がオア回路３１０を
介してライト端子３１に入力されてライトイネーブル状
態になるものである。

さらにまた、ローカルメモリ３００はマイクロプロセッ
サ１００のリード信号１２がノア回路３２０を介してリ
ード端子３２に負論理として入力されてリード状態にな
る他に、回線側ｍ部２００のリード信号２２がノア回路
３２０を介してリード端子３２に負論理として入力され
てリード状態になるものである。

ローカルメモリ３００内のデータバッファは１ないし複
数設けられており、マイクロプロセッサ１００と回線制
御部２００とのどちらかが占有しているのかを示す占有
情報がローカルメモリ３００内に格納されている。マイ
クロプロセッサ１００及び回線制御部２００はその占有
情報を確認した後、ローカルメモリ３００をアクセスす
る。

回線制御部２００又はマイクロプロセッサ１００による
ローカルメモリ３００へのアクセスは時分割で行われる
ものである。この場合、アクセスの前に回線制御部２０
０はリクエスト信号２３を内部バス調停回路７００に送
り、マイクロプロセッサ１００はリクエスト信号１３を
内部バス調停回路７００に送り、内部バス調停回路７０
０から使用許可（Ａｃｋｎｏｗｌｅｄｇｅ）信号１４又
は２４を受けとった方のみがローカルメモリ３０Ｇにア
クセスすることができるのである。

回線制御部２００は図示せぬ他の装置から送信要求があ
った場合、内部バス５００及びローカルメモリ３００内
のデータバッファを占有し、マイクロプロセッサ１００
によって１図示せぬ上位装置からバス制御部６００、内
部バス５００を介して転送されてローカルメモリ３００
内に予め記憶されているデータをアクセスし、インタフ
ェース部２１Ｇを介して回線へ送出する。

また、回線制＃部２００はインタフェース部２１Ｇを介
してデータを受信すると、ローカルメモリ３００内のデ
ータバッファと内部バス５００とを占有し、受信したデ
ータをローカルメモリ３０Ｇ内のデータバッファに転送
する。その後、データバッファをマイクロプロセッサ２
００に解放すると、マイクロプロセッサ２００はデータ
バッファを占有し、そのデータを図示せぬ上位袋１置に
転送する制御を実行する。

以上の動作において、回線制御部２００とローカルメモ
リ３０Ｇとの間のデータ転送及びローカルメモリ３００
と図示せぬ上位装置との間のデータ転送は基本的には非
同期に実行される。したがって、マイクロプロセッサ１
０Ｇ及び回線制御部２０Ｇの処理によっては、ローカル
メモリ３００内に送信すべきデータが格納されているデ
ータバッファが複数個存在したり、受信したデータが格
納されているデータバッファが複数個存在したりするこ
とがあり得る。

このような動作をするアダプタの評価をするため、マイ
クロプロセッサ１００の動作を知る手段としてマイクロ
プロセッサ１００を動かすためのマイクロプログラムが
格納されている制御記憶装置１１０内のアドレスを記憶
するためにアドレストレーサ１２０が設けられている。

そして、このアドレストレーサ１２０の内容を解析する
ことにより、評価時や障害時にマイクロプロセッサ１０
０がどういう道すじをたどって動作したのかを知ること
ができるのである。

しかし、回線制御部２００はマイクロプロセッサ１００
と非同期に動作してローカルメモリ３００をアクセスす
るので、送受信データの状態がどのようになっているの
かを知るためには、ローカルメモリ３００の内容を出力
させて解析する必要があった。

その場合、評価時や障害時のアダプタの動作を知る情報
としてアドレストレーサ１２０の内容とローカルメモリ
３００の内容が与えられたとしても、マイクロプロセッ
サ１００と回線制御部２００とが非同期に動作するため
両者の内容の対応がとれない場合が生じる。

たとえば、マイクロプロセッサ１００が内部バス５００
をアクセスした時エラーを検出し、エラー処理に移った
場合、その前後で回線制御部２００がローカルメモリ３
００をアクセスしていたかどうか、あるいはアクセスし
ていたとしたら、複数のデータバッファのうちのどのデ
ータバッファをアクセスしていたのかといったことは明
確でないという欠点があった。

また、評価中、マイクロプロセッサ１００を停止させた
り、１ステツプずつ実行させたり、アダプタ内のシフト
バス（シフトモードにすることにより、アダプタ内のい
くつかのレジスタがシリアルに連続され、シリアルに出
力させてレジスタの内容を知ることができるようにする
ためのデータバス）を動作させるなどといったプロセッ
サの診断動作時に、いくつかの端末からデータを受信し
たかどうか、受信したとしたらどのデータバッファのデ
ータはマイクロプロセッサ１００の診断動作中でない時
受信したもので、どのデータは診断動作中に受信したも
のかということも明確でないという欠点がある。

また、タイマからの割込み、エラーによる割込み、回線
制御部２００からの割込み等が起ったとき、ローカルメ
モリ３００内のデータあるいは回線制御部２００の動作
状況がどのようになっていなかという点も不明確である
という欠点があった。

九匪立旦遁 本発明の目的は、評価時や障害時にマイクロプロセッサ
と回線制御部との処理動作の時間的関係、エラーや割込
み等の現象面での関係及びマイクロプロセッサの診断動
作中における回線側の動作状況等を容易に解析すること
ができるアダプタを提供することである。

九匪立■蔦 本発明のアダプタは、上位装置と回線との間に設けられ
、前記上位装置及び前記回線からのデータを記憶する第
１の記憶手段を有するアダプタであって、前記第１の記
憶手段内の各アドレスと１対１に対応するアドレスを有
する第２の記憶手段と、前記第１の記憶手段内のアドレ
スにアクセスすると同時にその時点のアダゲタ内の状況
を示すアダプタ情報を前記第２の記憶手段の対応するア
ドレスに書込む書込み手段とを有することを特徴とする
。

実施例 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明によるアダゲタの一実施例の構成を示す
系統図であり、第２図と同等部分は同一符号により示す
０図において、本発明の一実施例によるアダプタは、マ
イクロプロセッサ１００と、回線制御部２００と、イン
タフェース部２１０と、ローカルメモリ３００と、内部
バス５００と、バス制御部６００と、内部バス調停回路
７０Ｇとを含んで構成されている。

また、本実施例によるアダプタは、制御記憶装置１１０
と、アドレストレーサ１２０と、ラッチ回路１３０及１
４０と、３ステートバツフア１７０及び１８０と、アド
レス制御回路１９Ｇと、オア回７１１５Ｇ及び３１０と
、ノア回路３２Ｇと、インバータ１６０と、ローカルメ
モリ４００とを含んで構成されている。

以下、従来のアダプタ（第２図参照）と異なる点を中心
に説明する。ローカルメモリ４０Ｇはローカルメモリ３
００のアドレスと１対１に対応するアドレスを有するも
のであり、そのライト端子は４１でリード端子は４２で
ある。また、ローカルメモリ４００は送受信データの代
りにエラー信号、割込信号、プロセッサの状態等を示す
アダプタ内の状況データＪが書込まれるものである。

マイクロプロセッサ１００は制御記憶装置１１０に格納
されているマイクロプログラムによって動作するもので
あり、その動作状況はアドレストレーサ１２０の内容を
調べることによって把握することができる。また、マイ
クロプロセッサ１００は内部バス５００を介してバス制
御部６００と接続されており、さらにバス制御部６００
は図示せぬ上位装置と接続されている。

回線制御部２００はインタフェース部２１０を介して回
線と接続されている。内部バス５００には、マイクロプ
ロセッサ１００、回線制御部２００、送受信データ格納
用のローカルメモリ３００及び状況データ格納用のロー
カルメモリ４００が接続されており、マイクロプロセッ
サ１００及び回線制御部２００は夫々内部バス５００の
アクセス要求であるリクエスト信号１３又は２３を内部
バス調停回路７００に送出して使用許可である使用信号
１４又は２４を受取った後、内部バス５００を占有し、
ローカルメモリ３００及び４００をアクセスする。

かかる構成において、回線制御部２００が図示せぬ他の
装置からのデータを受信し、その受信したデータをロー
カルメモリ３００に書込むために、何回か内部バス５０
０を占有し、ローカルメモリ３００にデータを転送する
。その間にマイクロプロセッサや図示せぬエラー検出回
路で検出したエラーや、タイマ割込み等が発生すると、
これらの情報である状況データＪがローカルメモリ４０
０に書込まれる。この場合、状況データＪは受信したデ
ータが回線制御部２００からのライト信号２１及びアド
レス信号２０によってローカルメモリ３００に書込まれ
るのと同じタイミングでローカルメモリ４００に書込ま
れるのである。また、受信データが書込まれるローカル
メモリ３００上のアドレスと状況データＪが書込まれる
ローカルメモリ４００上のアドレスは常に同一である。

また、回線制御部２００がローカルメモリ３００内のデ
ータを他の装置に送信する場合においても、同様に回線
制御部２００からのリード信号２２及びアドレス信号２
０によって送信するデータを読出すのと同じタイミング
で状況データＪがローカルメモリ４００上の同一アドレ
スに書込まれる。

つまり、本発明においては、オア回路１５０及びインバ
ータ回路１６０とを設けたことにより、回線制御部２０
０がローカルメモリ３００をアクセス（書込み及び読出
し）するとき及びマイクロプロセッサ１０Ｇがローカル
メモリ３０Ｇにデータを書込むときに、そのときのアダ
プタ内の状況を示す状況データＪをローカルメモリ４０
０内の同一アドレスに書込むのである。

そして、マイクロプロセッサ１００がローカルメモリ４
００内の状況データを読出せば、タイマ割込みが起きた
ときに受信データがローカルメモリ３００に書込まれて
いたか、書込まれていたならばどのデータが書込まれた
ときかということが判別できる。

また、エラーがアダプタ内で検出された時、その前後で
回線制御部２００がローカルメモリ３００をアクセスし
ていたか、アクセスしていたならばどのデータ以後のデ
ータがエラーと無関係かということも判別できる。

したがって、回線制御部２０Ｇの動作とマイクロプロセ
ッサ１００の動作との関係が追いやすくなる他に、エラ
ーが発生した場合にそのエラーの種類や回線制御部２０
Ｇの動作との関係の有無等の解析も容易になる。

また、ローカルメモリ４０Ｇにマイクロプロセッサ１０
０が診断動作中であることを示す情報を格納しておくこ
とにより、複数の端末が回線に接続されている状況にお
いて、マイクロプロセッサ１００を診断モードにして特
定の端末からテスト用データを送信した場合に、ローカ
ルメモリ３０Ｇ内の複数のデータバッファのデータのう
ち、マイクロプロセッサ１００が診断モード中に受信し
たデータはどれかといったことが容易に判別することが
できるのである。

さらにまた、従来のアダプタにおいてマイクロプロセッ
サ１００が停止させられていた場合や何らかの原因で受
信割込み処理の実行が遅れた場合に１つの受信割込みに
対するサービスをしないうちに次のデータを受信し、マ
イクロプロセッサ１００から見ると受信割込みが１度し
か発生していないように見えてしまう場合があった。こ
のような場合においても、回線制御部２００が受信した
データをローカルメモリ３００に転送し終わった時に発
生する回線制御部２００からの受信割込み信号をローカ
ルメモリ４００に格納しておき、マイクロプロセッサ１
００がローカルメモリ４００の受信割込みのピッＩ・を
見ることにより、マイクロプロセッサ１００は初めの受
信データに対するサービスを開始する前に次のデータを
受信したことを知ることができるため、その後の処理を
正しく実行することができるのである。

以上、状況データＪの具体例について説明したが、その
他の意味をもつデータでもよいことは明らかである。

几匪Ω憇】 以上説明したように本発明は、回線制御部がローカルメ
モリをアクセスする時にそのタイミングと同時に、他の
ローカルメモリの同一アドレスにアダプタ内のエラー信
号、割込信号、マイクロプロセッサの動作状態等を示す
状況データを書込んでおき、アダプタの評価時や障害時
にその状況データを読出すことにより、マイクロプロセ
ッサの動作と回線制御部の動作との時間的関係、エラー
や割込み等の現象面での関係及びマイクロプロセッサの
診断動作中における回線側の動作状況等を解析する上で
の有効な情報を得ることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例によるアダプタの構成を示す系
統図、第２図は従来のアダプタの構成を示す系統図であ
る。 主要部分の符号の説明 １００・・・・・・マイクロプロセッサ２００・・・・
・・回線制御部 ３００．４００・・・・・・ローカルメモリ５００・・
・・・・内部バス Ｊ・・・・・・状況データ

Claims (1)

【特許請求の範囲】
1. （１）上位装置と回線との間に設けられ、前記上位装置
   及び前記回線からのデータを記憶する第１の記憶手段を
   有するアダプタであつて、前記第１の記憶手段内の各ア
   ドレスと１対１に対応するアドレスを有する第２の記憶
   手段と、前記第１の記憶手段内のアドレスにアクセスす
   ると同時にその時点のアダプタ内の状況を示すアダプタ
   情報を前記第２の記憶手段の対応するアドレスに書込む
   書込み手段とを有することを特徴とするアダプタ。