JPH0117630B2 - - Google Patents
Info
- Publication number
- JPH0117630B2 JPH0117630B2 JP58036709A JP3670983A JPH0117630B2 JP H0117630 B2 JPH0117630 B2 JP H0117630B2 JP 58036709 A JP58036709 A JP 58036709A JP 3670983 A JP3670983 A JP 3670983A JP H0117630 B2 JPH0117630 B2 JP H0117630B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- shift
- pulse
- circuit
- shift pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007493 shaping process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 1
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は入力信号の周波数を計数する基準パル
スカウント式の周波数カウンターに関するもの
で、特に周波数変化を利用したデータ伝送装置に
おいて、送られてくる信号周波数を受信側で判別
して論理値「１」または「０」に対応させる、い
わゆる復調機能を行う場合の周波数判別回路に実
施して好適なヒステリシス（バツクラツシユ）を
持つた周波数カウンターに関するものである。
スカウント式の周波数カウンターに関するもの
で、特に周波数変化を利用したデータ伝送装置に
おいて、送られてくる信号周波数を受信側で判別
して論理値「１」または「０」に対応させる、い
わゆる復調機能を行う場合の周波数判別回路に実
施して好適なヒステリシス（バツクラツシユ）を
持つた周波数カウンターに関するものである。
周波数変偏式（FS式）のデータ伝送などにお
ける入力周波数の判別は弁別器と呼称される電気
的共振回路を利用している。
ける入力周波数の判別は弁別器と呼称される電気
的共振回路を利用している。
そして、近年のLSI技術によるアナログ回路の
デイジタル回路化指向の中で、この共振回路と同
等の機等をもつ回路方式を製作する場合には、共
振回路固有の選択度（Ｑ）に依存する特性、すな
わち、入力信号が存在してから共振回路出力に信
号が現われるまでの過渡振動による時間遅れおよ
び入力信号がきれてから信号が無くなるまでの減
衰振動による時間遅れをデイジタル回路で模擬す
ることに困難さがあつた。
デイジタル回路化指向の中で、この共振回路と同
等の機等をもつ回路方式を製作する場合には、共
振回路固有の選択度（Ｑ）に依存する特性、すな
わち、入力信号が存在してから共振回路出力に信
号が現われるまでの過渡振動による時間遅れおよ
び入力信号がきれてから信号が無くなるまでの減
衰振動による時間遅れをデイジタル回路で模擬す
ることに困難さがあつた。
この過渡的振動は雑音が混入した場合でも出力
波形に及ぼす影響が小さくなる、いわゆる、回路
の慣性を有しており、これは通信技術上重要な特
性である。
波形に及ぼす影響が小さくなる、いわゆる、回路
の慣性を有しており、これは通信技術上重要な特
性である。
しかるに、デイジタル式周波数選別回路は周知
のように、入力信号の一定時間内に入力するパル
ス数、または、入力信号の１周期間の時間を計数
するという手法を採つていることから、入力信号
の乱れに追従した周波数を計数して出力してしま
うという欠点があり、少々の雑音混入では周波数
判定に誤りの生じない慣性を有した周波数判定回
路が要望されていた。
のように、入力信号の一定時間内に入力するパル
ス数、または、入力信号の１周期間の時間を計数
するという手法を採つていることから、入力信号
の乱れに追従した周波数を計数して出力してしま
うという欠点があり、少々の雑音混入では周波数
判定に誤りの生じない慣性を有した周波数判定回
路が要望されていた。
本発明は以上の点に鑑み、このような問題を解
決すると共にかかる欠点を除去しかつ上記要請を
満足すべくなされたもので、その目的は入力に特
定周波数が現われてから特定周波数として判定さ
れる回路的遅れ、およびその特定周波数が断たれ
てから特定周波数なしと判定される回路的遅れが
アナログ共振回路の慣性と同様な特性となり、ま
た、雑音による一時的波形の乱れに対しても安定
した判定出力となし得る周波数カウンターを提供
することにある。
決すると共にかかる欠点を除去しかつ上記要請を
満足すべくなされたもので、その目的は入力に特
定周波数が現われてから特定周波数として判定さ
れる回路的遅れ、およびその特定周波数が断たれ
てから特定周波数なしと判定される回路的遅れが
アナログ共振回路の慣性と同様な特性となり、ま
た、雑音による一時的波形の乱れに対しても安定
した判定出力となし得る周波数カウンターを提供
することにある。
このような目的を達成するため、本発明は計数
された周波数の発生頻度が規定数以上連続したこ
とにより繰り返しパルス信号を送出し、計数され
た周波数の発生頻度が規定数以上連続しないこと
により固定レベルの信号を送出するようにしたも
のである。ここで、発生頻度の連続とは、毎回周
波数ありというのではなく、一定周期でのみ規定
数以上あつたということである。
された周波数の発生頻度が規定数以上連続したこ
とにより繰り返しパルス信号を送出し、計数され
た周波数の発生頻度が規定数以上連続しないこと
により固定レベルの信号を送出するようにしたも
のである。ここで、発生頻度の連続とは、毎回周
波数ありというのではなく、一定周期でのみ規定
数以上あつたということである。
以下、図面に基づき本発明の実施例を詳細に説
明する。
明する。
第１図は本発明による周波数カウンターの一実
施例を示すブロツク図で、周波数計数回路とこの
周波数計数回路の出力周波数を判別する周波数判
別回路の一例を示すものである。
施例を示すブロツク図で、周波数計数回路とこの
周波数計数回路の出力周波数を判別する周波数判
別回路の一例を示すものである。
図において、INは入力信号が印加される入力
端子、WSは正弦波の入力信号を矩形波に整形す
る波形整形回路、FCは波形整形回路WSからのパ
ルスの周期を測定し周波数とする周波数計数回
路、SPGは水晶発振器などの基準パルスを発生
する基準パルス発生器で、この基準パルス発生器
SGからの基準パルスは周波数計数回路FCに供給
され、周波数計数の基準周波数となるように構成
されている。
端子、WSは正弦波の入力信号を矩形波に整形す
る波形整形回路、FCは波形整形回路WSからのパ
ルスの周期を測定し周波数とする周波数計数回
路、SPGは水晶発振器などの基準パルスを発生
する基準パルス発生器で、この基準パルス発生器
SGからの基準パルスは周波数計数回路FCに供給
され、周波数計数の基準周波数となるように構成
されている。
MMは波形整形回路WSの出力を入力とし入力
信号のエツジにて極めて幅の狭い１パルスを出力
すると共に、入力信号のないときには定周期パル
スを出力する単安定マルチバイブレータ（以下、
モノマルチと呼称する）、AND1は周波数計数回
路FCの出力とモノマルチMMの出力を入力とし
両入力の論理積をとる第１のアンドゲート、
AND2は周波数計数回路FCの出力をインバータ
INV1によつて反転した出力とモノマルチMMの
出力を入力とし両入力の論理積をとる第２のアン
ドゲートである。
信号のエツジにて極めて幅の狭い１パルスを出力
すると共に、入力信号のないときには定周期パル
スを出力する単安定マルチバイブレータ（以下、
モノマルチと呼称する）、AND1は周波数計数回
路FCの出力とモノマルチMMの出力を入力とし
両入力の論理積をとる第１のアンドゲート、
AND2は周波数計数回路FCの出力をインバータ
INV1によつて反転した出力とモノマルチMMの
出力を入力とし両入力の論理積をとる第２のアン
ドゲートである。
SRは第１のアンドゲートAND1からの一致信
号を右方向シフトパルスSPRとし、第２のアンド
ゲートAND2からの一致信号を左方向シフトパル
スSPLとして入力するシフトレジスタ、INV2は
シフトレジスタSRの２ビツト目の信号を反転し
て１段目に入力するインバータで、これらは前述
のモノマルチMMとアンドゲートAND1およびイ
ンバータINV1と共に周波数判別回路FDを構成し
ている。OUTはこの周波数判別回路FDからの弁
別出力が得られる出力端子で、この出力端子
OUTから周波数計数回路FCによつて計測された
周波数（特定周波数）が規定数以上連続したとき
にイに示すように所要の交流信号を出力し、特定
周波数が規定数以上連続して存在しないときにロ
に示すように“１”または“０”の直流信号を送
出力するように構成されている。
号を右方向シフトパルスSPRとし、第２のアンド
ゲートAND2からの一致信号を左方向シフトパル
スSPLとして入力するシフトレジスタ、INV2は
シフトレジスタSRの２ビツト目の信号を反転し
て１段目に入力するインバータで、これらは前述
のモノマルチMMとアンドゲートAND1およびイ
ンバータINV1と共に周波数判別回路FDを構成し
ている。OUTはこの周波数判別回路FDからの弁
別出力が得られる出力端子で、この出力端子
OUTから周波数計数回路FCによつて計測された
周波数（特定周波数）が規定数以上連続したとき
にイに示すように所要の交流信号を出力し、特定
周波数が規定数以上連続して存在しないときにロ
に示すように“１”または“０”の直流信号を送
出力するように構成されている。
そして、上記周波数計数回路FCは計測された
周波数の発生頻度が規定数以上連続したことによ
りその周波数と判別し、計測された周波数の発生
頻度が規定数以上連続して存在しないことにより
その周波数なしと判断するように構成されてい
る。
周波数の発生頻度が規定数以上連続したことによ
りその周波数と判別し、計測された周波数の発生
頻度が規定数以上連続して存在しないことにより
その周波数なしと判断するように構成されてい
る。
第２図は第１図におけるシフトレジスタSRに
係わる部分を抽出して示した動作説明図で、16段
の場合を例にとつて示したものである。この第２
図において第１図と同一符号のものは相当部分を
示し、DTU判定出力は立上りの遅れ時間、DTD判
定出力は立下りの遅れ時間を示す。そして、これ
らの遅れ時間DTU、DTDはそれぞれシフトパルス
周期×段数（この第２図の場合は８）で表われ
る。
係わる部分を抽出して示した動作説明図で、16段
の場合を例にとつて示したものである。この第２
図において第１図と同一符号のものは相当部分を
示し、DTU判定出力は立上りの遅れ時間、DTD判
定出力は立下りの遅れ時間を示す。そして、これ
らの遅れ時間DTU、DTDはそれぞれシフトパルス
周期×段数（この第２図の場合は８）で表われ
る。
周波数計数回路FC、モノマルチMM、インバ
ータINV1、アンドゲートAND1，AND2は、計
数された周波数の発生頻度が規定数以上連続した
ことにより第１のシフトパルスを発生し、計数さ
れた周波数の発生頻度が規定数以上連続しないこ
とにより第２のシフトパルスを発生するシフトパ
ルス発生手段を構成している。
ータINV1、アンドゲートAND1，AND2は、計
数された周波数の発生頻度が規定数以上連続した
ことにより第１のシフトパルスを発生し、計数さ
れた周波数の発生頻度が規定数以上連続しないこ
とにより第２のシフトパルスを発生するシフトパ
ルス発生手段を構成している。
つぎに第１図に示す実施例の動作を第２図を参
照して説明する。
照して説明する。
ここでは、例として、特定周波数0を判別し、
その特定周波数0の存在時に交流出力を、特定周
波数0の不存在時には交流出力を断つ回路につい
て説明する。
その特定周波数0の存在時に交流出力を、特定周
波数0の不存在時には交流出力を断つ回路につい
て説明する。
まず、入力端子INに印加された交流の入力信
号は波形整形回路WSによつてパルス信号に変換
され、そのパルス信号は周波数計数回路FCに導
かれると共に、モノマルチMMに導入される。な
お、入力信号の周期を測定し、周波数とする技術
は一般によく知られているので、その詳細な説明
は省略するが、周波数計数回路FCにおいては入
力信号の１周期間にパルスをつめ込んで、その蓄
積パルスにより周波数が判定されるが、ここで
は、特定周波数0の有無を入力信号の周期で出力
（“１”で0であり、“０”で0なし）されるもの
を例として説明する。
号は波形整形回路WSによつてパルス信号に変換
され、そのパルス信号は周波数計数回路FCに導
かれると共に、モノマルチMMに導入される。な
お、入力信号の周期を測定し、周波数とする技術
は一般によく知られているので、その詳細な説明
は省略するが、周波数計数回路FCにおいては入
力信号の１周期間にパルスをつめ込んで、その蓄
積パルスにより周波数が判定されるが、ここで
は、特定周波数0の有無を入力信号の周期で出力
（“１”で0であり、“０”で0なし）されるもの
を例として説明する。
そして、特定周波数0の有無を出力する周波数
計数回路FCにおいて入力信号が特定周波数0で
ないと判定された場合には、第１のアンドゲート
AND1の出力端に右方向シフトパルスSPRが発生
してシフトレジスタSRのデータ内容を矢印で示
す右方向にシフトし、逆に、入力信号が特定周波
数0でないと判定された場合には第２のアンドゲ
ートAND2の出力端に左方向シフトパルスSPLが
発生してシフトレジスタSRの内容全体を矢印で
示す左方向にシフトする。
計数回路FCにおいて入力信号が特定周波数0で
ないと判定された場合には、第１のアンドゲート
AND1の出力端に右方向シフトパルスSPRが発生
してシフトレジスタSRのデータ内容を矢印で示
す右方向にシフトし、逆に、入力信号が特定周波
数0でないと判定された場合には第２のアンドゲ
ートAND2の出力端に左方向シフトパルスSPLが
発生してシフトレジスタSRの内容全体を矢印で
示す左方向にシフトする。
つぎに、この右シフトの場合には、シフトレジ
スタSRの左端に組込まれたインバータINV2によ
り２ビツト目の信号が反転されて１段目に入力さ
れることから、１、０が交互に繰り返されて、右
シフトされていく。そして、シフトレジスタSR
の中央（第２図参照）の出力端子OUTからはシ
フトパルスの通過毎に１、０が繰り返され、右シ
フトパルスSPRが入力されている間、すなわち、
特定周波数0が周波数計数回路FCから出力され
ている間出力端子OUTからイに示すように、交
流出力が生ずる。
スタSRの左端に組込まれたインバータINV2によ
り２ビツト目の信号が反転されて１段目に入力さ
れることから、１、０が交互に繰り返されて、右
シフトされていく。そして、シフトレジスタSR
の中央（第２図参照）の出力端子OUTからはシ
フトパルスの通過毎に１、０が繰り返され、右シ
フトパルスSPRが入力されている間、すなわち、
特定周波数0が周波数計数回路FCから出力され
ている間出力端子OUTからイに示すように、交
流出力が生ずる。
つぎに、周波数計数回路FCが特定周波数0で
ないと判断した場合には、第２のアンドゲート
AND2が開き、左シフトパルスSPLが発生するこ
とから、シフトレジスタSR内の１、０は左へ向
つてシフトし、第２図においては７パルス入力す
ると、左端から左シフトパルスSPLで入力される
“０”が出力端子OUTにロに示すように、連続し
て出力されることから０の直流出力となり、特定
周波数0でないことがわかる。
ないと判断した場合には、第２のアンドゲート
AND2が開き、左シフトパルスSPLが発生するこ
とから、シフトレジスタSR内の１、０は左へ向
つてシフトし、第２図においては７パルス入力す
ると、左端から左シフトパルスSPLで入力される
“０”が出力端子OUTにロに示すように、連続し
て出力されることから０の直流出力となり、特定
周波数0でないことがわかる。
そして、これら特定周波数0の判定において、
シフトレジスタSRの左端からの信号が出力端子
OUTまでシフトするシフトパルス数（時間）お
よびシフトレジスタ全体が“１”、“０”の交番信
号で満たされた後に特定周波数0がなくなり、左
シフトを生じた場合のシフトレジスタSRの右端
から出力端子OUTまでシフトするシフトパルス
数（時間）は、シフトレジスタSRの段数で任意
に変えることができる。これを第２図の立上りの
遅れ時間DTUおよび立下りの遅れ時間DTDで示
し、これら各遅れ時間DTU、DTDはそれぞれシフ
トパルス周期×段数で設定される。
シフトレジスタSRの左端からの信号が出力端子
OUTまでシフトするシフトパルス数（時間）お
よびシフトレジスタ全体が“１”、“０”の交番信
号で満たされた後に特定周波数0がなくなり、左
シフトを生じた場合のシフトレジスタSRの右端
から出力端子OUTまでシフトするシフトパルス
数（時間）は、シフトレジスタSRの段数で任意
に変えることができる。これを第２図の立上りの
遅れ時間DTUおよび立下りの遅れ時間DTDで示
し、これら各遅れ時間DTU、DTDはそれぞれシフ
トパルス周期×段数で設定される。
すなわち、入力に特定周波数0が現われてから
特定周波数0として判定される回路的遅れ、およ
び特定周波数0が断たれてから特定周波数0なし
と判定される回路的遅れがアナログ共振回路の慣
性と同様の特性となり、また、雑音による一時的
波形の乱れに対しても安定した判定出力となし得
ることができる。
特定周波数0として判定される回路的遅れ、およ
び特定周波数0が断たれてから特定周波数0なし
と判定される回路的遅れがアナログ共振回路の慣
性と同様の特性となり、また、雑音による一時的
波形の乱れに対しても安定した判定出力となし得
ることができる。
以上説明したように、本発明によれば、入力に
特定周波数が現われてから特定周波数と判定され
る回路的遅れおよび特定周波数が断たれてから特
定周波数なしと判定される回路的遅れがアナログ
共振回路の慣性と同様の特性となり、また、雑音
による一時的波形の乱れに対しても安定した判定
出力となし得ることができるので、実用上の効果
は極めて大である。そして、正規の周波数を計数
しているときは繰り返しパルスを発生させている
のでフエイセイフ機能を有するという効果を有す
る。
特定周波数が現われてから特定周波数と判定され
る回路的遅れおよび特定周波数が断たれてから特
定周波数なしと判定される回路的遅れがアナログ
共振回路の慣性と同様の特性となり、また、雑音
による一時的波形の乱れに対しても安定した判定
出力となし得ることができるので、実用上の効果
は極めて大である。そして、正規の周波数を計数
しているときは繰り返しパルスを発生させている
のでフエイセイフ機能を有するという効果を有す
る。
第１図は本発明による周波数カウンターの一実
施例を示すブロツク図、第２図は第１図に示す実
施例の動作説明に供するシフトレジスタに係わる
部分を抽出して示した説明図である。 WS……波形整形回路、FC……周波数計数回
路、SG……基準パルス発生器、AND1，AND2
……アンドゲート、INV1，INV2……インバー
タ、MM……マルチバイブレータ（モノマルチ）、
SR……シフトレジスタ。
施例を示すブロツク図、第２図は第１図に示す実
施例の動作説明に供するシフトレジスタに係わる
部分を抽出して示した説明図である。 WS……波形整形回路、FC……周波数計数回
路、SG……基準パルス発生器、AND1，AND2
……アンドゲート、INV1，INV2……インバー
タ、MM……マルチバイブレータ（モノマルチ）、
SR……シフトレジスタ。
Claims (1)
- 【特許請求の範囲】 １ 入力信号の周期を測定して周波数を計数する
基準パルスカウント式の周波数カウンターにおい
て、 計数された周波数の発生頻度が規定数以上連続
したことにより第１のシフトパルスを発生し、計
数された周波数の発生頻度が規定数以上連続して
存在しないことにより第２のシフトパルスを発生
するシフトパルス発生手段と、 第１のシフトパルスが一方のシフト入力端子に
供給されたときにはある方向にシフトされ、第２
のシフトパルスが他方の入力端子に供給されたと
きには前記シフト方向と反対方向にシフトされ、
かつほぼ中央付近のレジスタから出力信号を送出
するシフトレジスタと、 出力信号の取り出し点よりも第１のシフトパル
スが供給される側で隣接する少なくとも２個のレ
ジスタのうち後段の信号を反転して前段に供給す
るインバータとを備えたことを特徴とする周波数
カウンター。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58036709A JPS59163939A (ja) | 1983-03-08 | 1983-03-08 | 周波数カウンタ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58036709A JPS59163939A (ja) | 1983-03-08 | 1983-03-08 | 周波数カウンタ− |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59163939A JPS59163939A (ja) | 1984-09-17 |
| JPH0117630B2 true JPH0117630B2 (ja) | 1989-03-31 |
Family
ID=12477291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58036709A Granted JPS59163939A (ja) | 1983-03-08 | 1983-03-08 | 周波数カウンタ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59163939A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005093403A1 (ja) * | 2004-03-26 | 2005-10-06 | Diesel United, Ltd. | 磁性体濃度計測装置、検出感度向上方法、ゼロ点補償方法及びゼロ点補正方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7699770B2 (en) * | 2005-02-24 | 2010-04-20 | Ethicon Endo-Surgery, Inc. | Device for non-invasive measurement of fluid pressure in an adjustable restriction device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49129082A (ja) * | 1973-04-20 | 1974-12-10 |
-
1983
- 1983-03-08 JP JP58036709A patent/JPS59163939A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49129082A (ja) * | 1973-04-20 | 1974-12-10 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005093403A1 (ja) * | 2004-03-26 | 2005-10-06 | Diesel United, Ltd. | 磁性体濃度計測装置、検出感度向上方法、ゼロ点補償方法及びゼロ点補正方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59163939A (ja) | 1984-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1999028806A3 (en) | Method and apparatus for propagating a signal between synchronous clock domains operating at a non-integer frequency ratio | |
| JPH0117630B2 (ja) | ||
| JPS5974757A (ja) | 同期信号検出回路 | |
| KR0159390B1 (ko) | 디지탈 오디오 데이타의 샘플링 레이트 변환 장치 | |
| SU1582344A1 (ru) | Цифровой дискриминатор частоты импульсов | |
| KR100486236B1 (ko) | 2의계승이아닌분주신호발생장치및방법 | |
| JP3037339B2 (ja) | 多相ｐｓｋ変調によるデジタルデータ伝送搬送波のクロツク周波数再生装置 | |
| JPH055708Y2 (ja) | ||
| JPS6137819B2 (ja) | ||
| RU1269721C (ru) | Устройство дл определени совместимости частот приемника и передатчиков | |
| JP2970241B2 (ja) | サンプリングクロック情報生成回路 | |
| JPS5912844Y2 (ja) | Ｆｓ信号復調装置 | |
| KR100241059B1 (ko) | 비동기 데이터 전송회로 및 그 전송방법 | |
| JP2609888B2 (ja) | 信号伝送方式とその装置 | |
| SU902303A1 (ru) | Цифровой демодул тор фазоманипулированных сигналов | |
| KR0136468B1 (ko) | 수직 동기신호 분리 회로 | |
| SU1734210A2 (ru) | Делитель частоты следовани импульсов с переменным дробным коэффициентом делени | |
| SU1100714A1 (ru) | Цифровой фильтр манипулированных по частоте сигналов с неизвестной фазой | |
| JPH0646105A (ja) | デジタル信号の擾乱付加装置 | |
| JPH02174516A (ja) | キャリアリレー信号復調方式 | |
| JPS60236344A (ja) | 周波数変調装置 | |
| JPS6075152A (ja) | Ｃｍｉ受信器 | |
| KR960030607A (ko) | 디지탈 초고주파 전송장치의 블럭동기회로 | |
| JPH03170031A (ja) | 重量信号の濾波方法及び装置 | |
| JPS6081951A (ja) | Ｆｓｋ復調器 |