JP3037339B2 - 多相ｐｓｋ変調によるデジタルデータ伝送搬送波のクロツク周波数再生装置 - Google Patents
多相ｐｓｋ変調によるデジタルデータ伝送搬送波のクロツク周波数再生装置Info
- Publication number
- JP3037339B2 JP3037339B2 JP1106456A JP10645689A JP3037339B2 JP 3037339 B2 JP3037339 B2 JP 3037339B2 JP 1106456 A JP1106456 A JP 1106456A JP 10645689 A JP10645689 A JP 10645689A JP 3037339 B2 JP3037339 B2 JP 3037339B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- carrier
- clock frequency
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明は有線、無線に問わずデジタルデータのビット
を搬送周波数の位相に対応させて多相PSK変調波により
伝送するに当たって搬送波切換クロック周波数を再生す
る装置に関する。
を搬送周波数の位相に対応させて多相PSK変調波により
伝送するに当たって搬送波切換クロック周波数を再生す
る装置に関する。
「従来の技術」 一般に多相PSK変調方式例えば８相PSK変調方式では、
CCITT規格に則れば、搬送波周波数として1,800Hzを用い
ており、この搬送波に８つの異なった位相を持たせ、そ
れぞれデータを対応させて伝送させている。この搬送波
の位相を切り替える速度を変調速度といい1600ボー、す
なわち毎秒1600回の切り替えが行われる。この切換に同
期した周波数を作り出すことをクロック再生といい、こ
れによって作り出されたものがクロック周波数であり、
データを復調する上で必要不可欠な要素である。従来は
搬送波を切り替えた時に生ずる波形の位相不連続部分に
含まれている、搬送波に比較してより高い周波数成分
を、微分回路等のハイパスフィルタを介してヒゲ状波形
として検出し、比較器に通してデジタル変換した後、搬
送波切換に同期したパルスを得、更に一定巾のリセット
パルスをつくり、基準周波数を分周してクロック周波数
をつくりだすカウンタにリセットをかけることで、搬送
波の切換えに同期したクロック周波数を再生していた。
CCITT規格に則れば、搬送波周波数として1,800Hzを用い
ており、この搬送波に８つの異なった位相を持たせ、そ
れぞれデータを対応させて伝送させている。この搬送波
の位相を切り替える速度を変調速度といい1600ボー、す
なわち毎秒1600回の切り替えが行われる。この切換に同
期した周波数を作り出すことをクロック再生といい、こ
れによって作り出されたものがクロック周波数であり、
データを復調する上で必要不可欠な要素である。従来は
搬送波を切り替えた時に生ずる波形の位相不連続部分に
含まれている、搬送波に比較してより高い周波数成分
を、微分回路等のハイパスフィルタを介してヒゲ状波形
として検出し、比較器に通してデジタル変換した後、搬
送波切換に同期したパルスを得、更に一定巾のリセット
パルスをつくり、基準周波数を分周してクロック周波数
をつくりだすカウンタにリセットをかけることで、搬送
波の切換えに同期したクロック周波数を再生していた。
欠点としては、搬送波切換時の位相不連続点を検出し
ているために、位相変化の少ないときや同じデータが連
続していて位相が変わらない場合、前記微分回路が捕捉
する前記ヒゲの高さが低すぎたり、或いは出力されなか
ったりして、このような状態が永く続くと再生クロック
の同期外れの障害を起こす。またデジタル化の段階で媒
介させる比較器の対比基準電圧の設定が高すぎると微分
回路の出力レベルが低いときには検出不能となり、設定
が低すぎるとノイズによるパルスの誤送出を起し、基準
電圧を設定すること自体、厄介である。殊に調整部の経
時変化が生じることも問題であり、無線によるデータ伝
送においては帯域が制限されているために位相切換え点
の峻別がし難く微分回路による検出が不能に近くなる等
の障害があった。
ているために、位相変化の少ないときや同じデータが連
続していて位相が変わらない場合、前記微分回路が捕捉
する前記ヒゲの高さが低すぎたり、或いは出力されなか
ったりして、このような状態が永く続くと再生クロック
の同期外れの障害を起こす。またデジタル化の段階で媒
介させる比較器の対比基準電圧の設定が高すぎると微分
回路の出力レベルが低いときには検出不能となり、設定
が低すぎるとノイズによるパルスの誤送出を起し、基準
電圧を設定すること自体、厄介である。殊に調整部の経
時変化が生じることも問題であり、無線によるデータ伝
送においては帯域が制限されているために位相切換え点
の峻別がし難く微分回路による検出が不能に近くなる等
の障害があった。
「発明が解決しようとする問題点」 かくして本発明は前記障害に鑑みて、搬送波の位相変
化が少なかったり継続してもクロックの同期外れを惹起
せず、調整部に基因する調整作業や経時変化に伴なう装
置の性能劣化を払拭するとともに単純な装置構成を得る
ことを目的とする。
化が少なかったり継続してもクロックの同期外れを惹起
せず、調整部に基因する調整作業や経時変化に伴なう装
置の性能劣化を払拭するとともに単純な装置構成を得る
ことを目的とする。
「問題点を解決するための手段」 本発明装置は搬送波周波数とクロック周波数とをそれ
ぞれ整数倍したときに一致することを利用し、すでに再
生されている搬送波の最小公倍数のうちの１つを周期と
する分周器で分周をおこなって作り出されたタイミング
の中の適正なものでクロックを同期させることにより、
再生クロックを得る事が出来るよう構成したものであ
る。以下図面により本発明の一実施例について詳説す
る。
ぞれ整数倍したときに一致することを利用し、すでに再
生されている搬送波の最小公倍数のうちの１つを周期と
する分周器で分周をおこなって作り出されたタイミング
の中の適正なものでクロックを同期させることにより、
再生クロックを得る事が出来るよう構成したものであ
る。以下図面により本発明の一実施例について詳説す
る。
「実施例」 第１図は本発明による多相PSK変調によるデジタルデ
ータ伝送搬送波のクロック周波数再生装置の回路構成図
で、T1、T2、T3は夫夫再生された搬送波、例えば3.6864
Mhzの基準周波数、受信PSK信号を入力する第１、第２、
第３の端子、１はデジタル化した多相PSK変調波周波数f
kの１周期当たりのゼロクロス点を検出するエッジ検出
器、２は１の検出数を計数するカウンタ、３は搬送波周
波数f1とクロック周波数の周期が等しくなるような各々
の周期、例えば搬送波周波数１、800Hz、クロック周波
数１、600Hzである８相PSKではそれぞれ９及び８とな
り、第２図のａ）に示すように搬送波の９周期と、同じ
くｂ）に示すようにクロック周波数の８周期が等しい時
間となるため、搬送波を９周期カウントし９周期毎にリ
セットパルスを出力し、クロック分周器にリセットをか
けることにより第２図のａ）、ｂ）に示すような搬送波
に同期したクロックを得るために９を周期としてこれを
分周数とする第１の分周器、４は上記第１の分周器の出
力周波数における立下がりを検出する第１の検出器５か
らリセットをかけることで、搬送波の９周期毎のタイミ
ングに同期したクロック周波数1600Hzを、基準周波数fR
を分周して出力する第２の分周器、６は上記第２の分周
器の分周周波数の立下がりを検出する第２の検出器、７
は１周期毎に論理出力“L"をクリア指令として上記カウ
ンタに送出する第３の検出器、９は上記第２の分周器４
の分周周波数における立上がりを検出する第５の検出
器、10は５の出力パルスにおける立下がりを検出し、ク
ロックの１周期の最初と最後の期間、第３のANDゲート
を通してカウンタ２をカウントしないようにinhibit出
力を出す第６の検出器、L1は上記エッジ検出器の出力を
計数する上記カウンタが“3"を出力したとき“H"に転換
する第１のANDゲート、L2は上記第１のANDゲートの出
力、及び上記第２の検出器の出力が夫夫入力され、第１
のANDゲートが“H"の期間のみ第２の検出器より出力さ
れた判定パルスを検出器４に出力する第２のANDゲー
ト、８は上記第２のANDゲート出力によって第４のANDゲ
ートの入力の１つに分周器１の分周のタイミングを変え
るべく分周をやり直すためのLoadパルスを送出し、また
このLoad期間中、カウンタ２のカウントを禁止するため
第３のANDゲートのもう一つの入力を通してカウンタ２
にinhibit出力を出す第４の検出器である。
ータ伝送搬送波のクロック周波数再生装置の回路構成図
で、T1、T2、T3は夫夫再生された搬送波、例えば3.6864
Mhzの基準周波数、受信PSK信号を入力する第１、第２、
第３の端子、１はデジタル化した多相PSK変調波周波数f
kの１周期当たりのゼロクロス点を検出するエッジ検出
器、２は１の検出数を計数するカウンタ、３は搬送波周
波数f1とクロック周波数の周期が等しくなるような各々
の周期、例えば搬送波周波数１、800Hz、クロック周波
数１、600Hzである８相PSKではそれぞれ９及び８とな
り、第２図のａ）に示すように搬送波の９周期と、同じ
くｂ）に示すようにクロック周波数の８周期が等しい時
間となるため、搬送波を９周期カウントし９周期毎にリ
セットパルスを出力し、クロック分周器にリセットをか
けることにより第２図のａ）、ｂ）に示すような搬送波
に同期したクロックを得るために９を周期としてこれを
分周数とする第１の分周器、４は上記第１の分周器の出
力周波数における立下がりを検出する第１の検出器５か
らリセットをかけることで、搬送波の９周期毎のタイミ
ングに同期したクロック周波数1600Hzを、基準周波数fR
を分周して出力する第２の分周器、６は上記第２の分周
器の分周周波数の立下がりを検出する第２の検出器、７
は１周期毎に論理出力“L"をクリア指令として上記カウ
ンタに送出する第３の検出器、９は上記第２の分周器４
の分周周波数における立上がりを検出する第５の検出
器、10は５の出力パルスにおける立下がりを検出し、ク
ロックの１周期の最初と最後の期間、第３のANDゲート
を通してカウンタ２をカウントしないようにinhibit出
力を出す第６の検出器、L1は上記エッジ検出器の出力を
計数する上記カウンタが“3"を出力したとき“H"に転換
する第１のANDゲート、L2は上記第１のANDゲートの出
力、及び上記第２の検出器の出力が夫夫入力され、第１
のANDゲートが“H"の期間のみ第２の検出器より出力さ
れた判定パルスを検出器４に出力する第２のANDゲー
ト、８は上記第２のANDゲート出力によって第４のANDゲ
ートの入力の１つに分周器１の分周のタイミングを変え
るべく分周をやり直すためのLoadパルスを送出し、また
このLoad期間中、カウンタ２のカウントを禁止するため
第３のANDゲートのもう一つの入力を通してカウンタ２
にinhibit出力を出す第４の検出器である。
T4から最終的に多相PSK変調における搬送波切り替え
周期に同期したクロック周波数f2が取り出される。
周期に同期したクロック周波数f2が取り出される。
かくて端子T2より入力された基準周波数（fR）を分周
することによって基準周波数をつくり、リセットパルス
のタイミングに合わせて分周を再開するので、切換タイ
ミングに同期した再生クロック周波数が得られることに
なる。
することによって基準周波数をつくり、リセットパルス
のタイミングに合わせて分周を再開するので、切換タイ
ミングに同期した再生クロック周波数が得られることに
なる。
ここにクリアパルスとはクロック周波数１周期の次周
期に、エッジ検出したカウンタを一旦クリアしてから計
数を開始させるためのもの。このクリアパルスとは第１
図の検出器３の出力で、clearと記載されている信号でT
3より入力されたPSK信号のエッジの数をカウントする２
のカウンタをクロックの１周期毎にクリアするために使
用される。また判定パルスjudgeは、クロック１周期の
終末ごとに出力され、クロック１周期中のゼロクロス数
をカウントして搬送波とクロックの位相が適正であるか
否かを判定するために用いられる。つまり本実施例では
第２図のｆ）に示すように、クロック一周期中のPSK波
形のゼロクロス点が２ヶ所（X2、X3）であれば適正な分
周が行われたと判定されるが、同図（ｅ）に示すよう
に、クロック一周期中のPSK波形のゼロクロス点がもし
３ヶ所であれば適正タイミングのクロックではないた
め、Loadパルスが出力され、搬送波周波数f1を分割する
分周器、本実施例では分周数９に設定した第１の分周タ
イミングが変更される。
期に、エッジ検出したカウンタを一旦クリアしてから計
数を開始させるためのもの。このクリアパルスとは第１
図の検出器３の出力で、clearと記載されている信号でT
3より入力されたPSK信号のエッジの数をカウントする２
のカウンタをクロックの１周期毎にクリアするために使
用される。また判定パルスjudgeは、クロック１周期の
終末ごとに出力され、クロック１周期中のゼロクロス数
をカウントして搬送波とクロックの位相が適正であるか
否かを判定するために用いられる。つまり本実施例では
第２図のｆ）に示すように、クロック一周期中のPSK波
形のゼロクロス点が２ヶ所（X2、X3）であれば適正な分
周が行われたと判定されるが、同図（ｅ）に示すよう
に、クロック一周期中のPSK波形のゼロクロス点がもし
３ヶ所であれば適正タイミングのクロックではないた
め、Loadパルスが出力され、搬送波周波数f1を分割する
分周器、本実施例では分周数９に設定した第１の分周タ
イミングが変更される。
正しい分周タイミングは、搬送波９周期のうちのある
１つの周期から分周を開始した場合であり、確率的に９
分の１となっており、正しい分周タイミングが得られる
まで、上記動作が繰り返される。正しい分周タイミング
が得られれば、ゼロクロス点の数は必ず２個となってい
るため、検出器４からloadパルスは出力されないため、
分周器１はそのままのタイミングで分周を続け、そのた
め分周器２へのresetパルスのタイミングも保持され、
正しいタイミングのクロックがT4より出力されることと
なる。
１つの周期から分周を開始した場合であり、確率的に９
分の１となっており、正しい分周タイミングが得られる
まで、上記動作が繰り返される。正しい分周タイミング
が得られれば、ゼロクロス点の数は必ず２個となってい
るため、検出器４からloadパルスは出力されないため、
分周器１はそのままのタイミングで分周を続け、そのた
め分周器２へのresetパルスのタイミングも保持され、
正しいタイミングのクロックがT4より出力されることと
なる。
「効果」 かくて本発明によれば、デジタルデータの３ビットが
対応した搬送波周波数とクロック周波数との分周、パル
ス波の立ち上がり、立ち下がりの検出、リセット、禁
止、ロード等の指令を出す処理系統の構成がきわめて単
純且つ誤動作のないものとすることができるほか、搬送
波の位相変化が小さかったり、殆ど変化しない場合でも
クロック外れを起こすことがなく安定にクロック周波数
の再生か実現できる。また無線系によるデータ伝送にお
ける狭帯域制限のある場合でもクロック再生が確実に行
え、装置の調整部位が全くないため、特性上のバラツキ
は殆ど調整なしで一定品質を得ることができ、経時変化
に伴う特性劣化のおそれも全くなくすることができる。
対応した搬送波周波数とクロック周波数との分周、パル
ス波の立ち上がり、立ち下がりの検出、リセット、禁
止、ロード等の指令を出す処理系統の構成がきわめて単
純且つ誤動作のないものとすることができるほか、搬送
波の位相変化が小さかったり、殆ど変化しない場合でも
クロック外れを起こすことがなく安定にクロック周波数
の再生か実現できる。また無線系によるデータ伝送にお
ける狭帯域制限のある場合でもクロック再生が確実に行
え、装置の調整部位が全くないため、特性上のバラツキ
は殆ど調整なしで一定品質を得ることができ、経時変化
に伴う特性劣化のおそれも全くなくすることができる。
第１図は本発明による多相PSK変調によるデジタルデー
タ伝送搬送波のクロック周波数再生装置の回路構成図、
第２図はａ）搬送波周波数（f1）、ｂ）クロック周波数
（f2）、ｃ）多相PSK周波数、ｄ）デジタル多相PSK周波
数（fK）、ｅ）ずれたクロック周波数、ｆ）正確なクロ
ック周波数（f2）のタイミングチャートである。 T1、T2、T3、T4……第１、第２、第３、第４の端子 １……エッジ検出器 ２……カウンタ ３、４……第１、第２の分周器 5,6,7,8,9,10……第1,2,3,4,5,6の検出器 L1、L2、L3、L4……第１、2,3,4のANDゲート fR……基準発振周波数 f2……再生クロック周波数 x1〜x3……多相PSKゼロクロス点
タ伝送搬送波のクロック周波数再生装置の回路構成図、
第２図はａ）搬送波周波数（f1）、ｂ）クロック周波数
（f2）、ｃ）多相PSK周波数、ｄ）デジタル多相PSK周波
数（fK）、ｅ）ずれたクロック周波数、ｆ）正確なクロ
ック周波数（f2）のタイミングチャートである。 T1、T2、T3、T4……第１、第２、第３、第４の端子 １……エッジ検出器 ２……カウンタ ３、４……第１、第２の分周器 5,6,7,8,9,10……第1,2,3,4,5,6の検出器 L1、L2、L3、L4……第１、2,3,4のANDゲート fR……基準発振周波数 f2……再生クロック周波数 x1〜x3……多相PSKゼロクロス点
Claims (1)
- 【請求項１】搬送波の位相にデータを対応させて送られ
た多相PSKデータを復調する復調器のクロック周波数再
生装置において、第１の端子に入力される基準周波数を
クロック周波数に分周する第２の分周器と、第２の端子
に入力される搬送波周波数の周期と前記クロック周波数
の周期との最小公倍数のタイミングによってリセット信
号を前記第２の分周器に出力する第１の分周器と、前記
多相PSKデータのゼロクロスのエッジを検出するエッジ
検出器と、前記エッジ検出器によってゼロクロス点をカ
ウントするカウンタとから構成され、前記カウンタが２
以外のときには前記第１の分周器は前記カウンタが２に
なるまで繰り返し前記リセット信号を前記第２の分周器
に通知することを特徴とする多相PSK変調によるデジタ
ルデータ伝送搬送波のクロック周波数再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106456A JP3037339B2 (ja) | 1989-04-25 | 1989-04-25 | 多相ｐｓｋ変調によるデジタルデータ伝送搬送波のクロツク周波数再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106456A JP3037339B2 (ja) | 1989-04-25 | 1989-04-25 | 多相ｐｓｋ変調によるデジタルデータ伝送搬送波のクロツク周波数再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02284549A JPH02284549A (ja) | 1990-11-21 |
| JP3037339B2 true JP3037339B2 (ja) | 2000-04-24 |
Family
ID=14434094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1106456A Expired - Fee Related JP3037339B2 (ja) | 1989-04-25 | 1989-04-25 | 多相ｐｓｋ変調によるデジタルデータ伝送搬送波のクロツク周波数再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3037339B2 (ja) |
-
1989
- 1989-04-25 JP JP1106456A patent/JP3037339B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02284549A (ja) | 1990-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4280224A (en) | Bit synchronizer with early and late gating | |
| IL47894A (en) | Apparatus for producing baud timing signal | |
| JP2804755B2 (ja) | Ｆｓｋ信号復調回路 | |
| US3916324A (en) | Method and apparatus for producing a baud timing signal from a modulated carrier signal | |
| JP3037339B2 (ja) | 多相ｐｓｋ変調によるデジタルデータ伝送搬送波のクロツク周波数再生装置 | |
| JPS6351596B2 (ja) | ||
| US4599735A (en) | Timing recovery circuit for synchronous data transmission using combination of L Bi phase and modified biphase codes | |
| KR940003664B1 (ko) | 디지틀 신호 검출장치 | |
| US6617917B2 (en) | Caller-ID demodulation apparatus and method using multiple thresholds | |
| US4547751A (en) | System for frequency modulation | |
| JP3371913B2 (ja) | 波形歪補正装置 | |
| JP3383717B2 (ja) | 位相変調波の復調装置 | |
| JP3594362B2 (ja) | クロック再生装置 | |
| JPH0622291B2 (ja) | デイジタルｆｍ復調装置 | |
| JPS5974757A (ja) | 同期信号検出回路 | |
| JP2765753B2 (ja) | デジタルｆｓｋ復調回路 | |
| SU1462413A1 (ru) | Устройство дл синхронизации сигналов воспроизведени цифровой информации | |
| JPS5975743A (ja) | クロツク再生回路 | |
| JP2808981B2 (ja) | 映像信号処理装置と映像信号の時間軸補正装置 | |
| JPH01240024A (ja) | クロック再生回路 | |
| JPS6217307B2 (ja) | ||
| JPS596102B2 (ja) | 搬送波再生回路 | |
| JP3157382B2 (ja) | Ｖｔｒの再生モード判別回路 | |
| JPS6217308B2 (ja) | ||
| JP3278541B2 (ja) | 位相基準検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |