JPS59163939A - 周波数カウンタ− - Google Patents
周波数カウンタ−Info
- Publication number
- JPS59163939A JPS59163939A JP58036709A JP3670983A JPS59163939A JP S59163939 A JPS59163939 A JP S59163939A JP 58036709 A JP58036709 A JP 58036709A JP 3670983 A JP3670983 A JP 3670983A JP S59163939 A JPS59163939 A JP S59163939A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- circuit
- signal
- discriminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は入力信号の周波数を計数する基準パルスカウン
ト式の周波数カウンターに関するもので、特に周波数変
化を利用したデータ伝送装置において、送られてくる信
号周波数を受信側で判別して論理値「１」または「０」
に対応させる、いわゆる復調機能を行う場合の周波数判
別回路に実施して好適なヒステリシス（バックラッシュ
）ヲ持っり周波数カウンターに関するものである。
ト式の周波数カウンターに関するもので、特に周波数変
化を利用したデータ伝送装置において、送られてくる信
号周波数を受信側で判別して論理値「１」または「０」
に対応させる、いわゆる復調機能を行う場合の周波数判
別回路に実施して好適なヒステリシス（バックラッシュ
）ヲ持っり周波数カウンターに関するものである。
周波数変偏式（ＦＳ式）のデータ伝送などＫおける入力
周波数の判別は弁別器と呼称される電気的共振回路を利
用している。
周波数の判別は弁別器と呼称される電気的共振回路を利
用している。
そして、近年のＬＳＩ技術によるアナログ回路のディジ
タル回路化指向の中で、この共振回路と同等の機能をも
つ回路方式を製作する場合には、共振回路出力の選択度
（Ｑ）に依存する特性、すなわち、入力信号が存在して
から共振回路出力に信号が現われるまでの過渡振動によ
る時間遅れおよび入力信号がきれてから信号が無くなる
までの減衰振動による時間遅れをディジタル回路で模擬
することに困難さがあった。
タル回路化指向の中で、この共振回路と同等の機能をも
つ回路方式を製作する場合には、共振回路出力の選択度
（Ｑ）に依存する特性、すなわち、入力信号が存在して
から共振回路出力に信号が現われるまでの過渡振動によ
る時間遅れおよび入力信号がきれてから信号が無くなる
までの減衰振動による時間遅れをディジタル回路で模擬
することに困難さがあった。
この過渡的振動は雑音が混入した場合でも出力波形に及
ぼす影響が小さくなる、いわゆる、回路の慣性を有して
おシ、これは通信技術上重要な特性である。
ぼす影響が小さくなる、いわゆる、回路の慣性を有して
おシ、これは通信技術上重要な特性である。
しかるに、ディジタル式周波数選別回路は周知のように
、入力信号の一定時間内に入力するパルス数、または、
入力信号の１周期間の時間を計数するという手法を採っ
ていることから、入力信号の乱れに追従した周波数を計
数して中力してしまうという欠点があシ、少々の雑音混
入では周波数判定に誤シの生じ々い慣性を有した周波数
判定回路が要望されていた。
、入力信号の一定時間内に入力するパルス数、または、
入力信号の１周期間の時間を計数するという手法を採っ
ていることから、入力信号の乱れに追従した周波数を計
数して中力してしまうという欠点があシ、少々の雑音混
入では周波数判定に誤シの生じ々い慣性を有した周波数
判定回路が要望されていた。
本発明は以上の点に鑑み、このような問題を解決すると
共にかかる欠点を除去しかつ上記要請を満足すべくなさ
れたもので、その目的は入力に特定周波数が現われてか
ら特定周波数として判定される回路的遅れ、およびその
特定周波数が断たれてから特定周波数なしと判定される
回路的遅れがアナログ共振回路の慣性と同様な特性とな
シ、また、雑音による一時的波形の乱れに対しても安定
した判定出力となし得る周波数カウンターを提供すると
とにある。
共にかかる欠点を除去しかつ上記要請を満足すべくなさ
れたもので、その目的は入力に特定周波数が現われてか
ら特定周波数として判定される回路的遅れ、およびその
特定周波数が断たれてから特定周波数なしと判定される
回路的遅れがアナログ共振回路の慣性と同様な特性とな
シ、また、雑音による一時的波形の乱れに対しても安定
した判定出力となし得る周波数カウンターを提供すると
とにある。
このような目的を達成するため、本発明は計測された周
波数の発生頻度が規定数以上連続したことによりその周
波数と判断し、そして、周波数計測中はその周波数と判
断される毎に発生頻度を加算し、その周波数と判断され
ないときは発生頻度を減算することにより、計測された
周波数の発生頻度が規定数以上連続して存在しないこと
によシその周波数なしと判断するようにしたものである
。
波数の発生頻度が規定数以上連続したことによりその周
波数と判断し、そして、周波数計測中はその周波数と判
断される毎に発生頻度を加算し、その周波数と判断され
ないときは発生頻度を減算することにより、計測された
周波数の発生頻度が規定数以上連続して存在しないこと
によシその周波数なしと判断するようにしたものである
。
ここで、発生頻度の連続とは、毎回周波数あシというの
ではなく、一定周期でのみ規定数以上あったということ
である。
ではなく、一定周期でのみ規定数以上あったということ
である。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明による周波数カウンターの一実施例を示
すブロック図で、周波数計数回路とこの周波数計数回路
の出力周波数を判別する周波数判別回路の一例を示すも
のである。
すブロック図で、周波数計数回路とこの周波数計数回路
の出力周波数を判別する周波数判別回路の一例を示すも
のである。
図において、ＩＮは入力信号が印加される入力端子、Ｗ
Ｓは正弦波の入力信号を矩形波に整形する波形整形回路
、ＦＣは波形整形回路ＷＳからのパルスの周期を測定し
周波数とする周波数計数回路、ＳＧは水晶発振器などの
基準パルスを発生する基準信号発生器で、この基準信号
発生器ＳＧからの基準パルスは周波数計数回路ＦＣに供
給され、周波数計数の基準周波数となるように構成され
ている。
Ｓは正弦波の入力信号を矩形波に整形する波形整形回路
、ＦＣは波形整形回路ＷＳからのパルスの周期を測定し
周波数とする周波数計数回路、ＳＧは水晶発振器などの
基準パルスを発生する基準信号発生器で、この基準信号
発生器ＳＧからの基準パルスは周波数計数回路ＦＣに供
給され、周波数計数の基準周波数となるように構成され
ている。
ＭＭは波形整形回路ＷＳの出力を入力とし入力信号のエ
ツジにて極めて幅の狭いｌパルスを出力すると共に、入
力信号のないときには定周期ノくルスを出力する単安定
マルチバイブレータ（以下、モノマルチと呼称する）、
ＡＮＤｌは周波数計数回路ＦＣの出力とモノマルチＭＭ
の出力を入力とし両人力の論理積をとる第１のアントゲ
−）、ＡＮＤ２は周波数計数回路ＦＣの出力をインバー
タＩＮＶ１によって反転した出力とモノマルチＭＭの出
力を入力とし両人力め論理積をとる第２のアンドゲート
である。
ツジにて極めて幅の狭いｌパルスを出力すると共に、入
力信号のないときには定周期ノくルスを出力する単安定
マルチバイブレータ（以下、モノマルチと呼称する）、
ＡＮＤｌは周波数計数回路ＦＣの出力とモノマルチＭＭ
の出力を入力とし両人力の論理積をとる第１のアントゲ
−）、ＡＮＤ２は周波数計数回路ＦＣの出力をインバー
タＩＮＶ１によって反転した出力とモノマルチＭＭの出
力を入力とし両人力め論理積をとる第２のアンドゲート
である。
ＳＲは第１のアントゲ−） ＡＮＤｌからの一致信号を
右方向シフトパルスＳＰＲとし、第２のアンドゲートＡ
ＮＤ２からの一致信号を左方向シフレ（ルスＳＰＬとし
て入力するシフトレジスタ、ＩＮｖ２はシフトレジスタ
ＳＲの２ビツト目の信号を反転して１段目に入力するイ
ンバータで、これらは前述のモノマルチＭＭとアンドゲ
ートＡＮＤ １およびインバータＩＮＶＩと共に周波数
判別回路ＦＤを構成している。ＯＵＴはこの周波数判別
回路ＦＤからの弁別出力が得られる出力端子で、この出
力端子ＯＵＴから周波数計数回路ＦＣによって計測され
た周波数（特定周波数）が規定数以上連続したときに（
イ）に示すように所要の交流信号を出力し、髄、定周波
数が規定数以上連続して存在しないときに（ロ）に示す
ように“１＃または”０″の直流信号を送出力するよう
に構成されている。
右方向シフトパルスＳＰＲとし、第２のアンドゲートＡ
ＮＤ２からの一致信号を左方向シフレ（ルスＳＰＬとし
て入力するシフトレジスタ、ＩＮｖ２はシフトレジスタ
ＳＲの２ビツト目の信号を反転して１段目に入力するイ
ンバータで、これらは前述のモノマルチＭＭとアンドゲ
ートＡＮＤ １およびインバータＩＮＶＩと共に周波数
判別回路ＦＤを構成している。ＯＵＴはこの周波数判別
回路ＦＤからの弁別出力が得られる出力端子で、この出
力端子ＯＵＴから周波数計数回路ＦＣによって計測され
た周波数（特定周波数）が規定数以上連続したときに（
イ）に示すように所要の交流信号を出力し、髄、定周波
数が規定数以上連続して存在しないときに（ロ）に示す
ように“１＃または”０″の直流信号を送出力するよう
に構成されている。
そして、上記周波数計数回路ＦＣは計測された周波数の
発生頻度が規定数以上連続したことによシその周波数と
判断し、計測された周波数の発生頻度が規定数以上連続
し２て存在しないことによりその周波数なしと判断する
ように構成されている。
発生頻度が規定数以上連続したことによシその周波数と
判断し、計測された周波数の発生頻度が規定数以上連続
し２て存在しないことによりその周波数なしと判断する
ように構成されている。
第２図は第１図におけるシフトレジスタＳＲに係わる部
分を抽出して示した動作説明図で、１６段の場合を例に
とって示したものである。この第２図において第１図と
同一符号のものは相当部分を示し、ＤＴＵ判定出力は立
上シの遅れ時間、ＤＴＤ判定出力は立下りの遅れ時間を
示す。そして、これらの遅れ時間ＤＴＵ 、 ＤＴＤは
それぞれシフトパルス周期Ｘ段数（この第２図の場合は
８）で表われる。
分を抽出して示した動作説明図で、１６段の場合を例に
とって示したものである。この第２図において第１図と
同一符号のものは相当部分を示し、ＤＴＵ判定出力は立
上シの遅れ時間、ＤＴＤ判定出力は立下りの遅れ時間を
示す。そして、これらの遅れ時間ＤＴＵ 、 ＤＴＤは
それぞれシフトパルス周期Ｘ段数（この第２図の場合は
８）で表われる。
つぎに第１図に示す実施例の動作を第２図を参照して説
明する。
明する。
ここでは、例として、特定周波数ｆＯを判別し、その特
定周波数ｆｏの存在時に交流出力を、特定周波数ｆｏの
不存在時には交流出力を断つ回路について説明する。
定周波数ｆｏの存在時に交流出力を、特定周波数ｆｏの
不存在時には交流出力を断つ回路について説明する。
まず、入力端子ＩＮに印加された交流の入力信号は波形
整形回路ＷＳによってパルス信号に変換され、そのパル
ス信号は周波数計数回路ＦＣに導かれると共に、モノマ
ルチＭＭに導入される。なｆ１人力信号の周期を測定し
、周波数とする技術は一般によく知られているので、そ
の詳細な説明は省略するが、周波数計数回路ＦＣにおい
ては入力信号の１周期間にパルスをつめ込んで、その蓄
積パルスによシ周波数が判定されるが、とこでは、特定
周波数ｆｏの有無を入力信号の周期で出力（ｔｌｔｌＴ
でｆＯあシ、″０”でｆｏなし）されるものを例として
説明する。
整形回路ＷＳによってパルス信号に変換され、そのパル
ス信号は周波数計数回路ＦＣに導かれると共に、モノマ
ルチＭＭに導入される。なｆ１人力信号の周期を測定し
、周波数とする技術は一般によく知られているので、そ
の詳細な説明は省略するが、周波数計数回路ＦＣにおい
ては入力信号の１周期間にパルスをつめ込んで、その蓄
積パルスによシ周波数が判定されるが、とこでは、特定
周波数ｆｏの有無を入力信号の周期で出力（ｔｌｔｌＴ
でｆＯあシ、″０”でｆｏなし）されるものを例として
説明する。
そして、特定周波数ｆｏの有無を出力する周波数計数回
路ＦＣにおいて入力信号が特定周波数ｆ。
路ＦＣにおいて入力信号が特定周波数ｆ。
でないと判定された場合には、第１のアンドゲートＡＮ
Ｄ１の出力端に右方向シフトパルスＳＰＲが発生してシ
フトレジスタＳＲのデータ内容を矢印で示す右方向にシ
フトし、逆に、入力信号が特定周波数ｆｏでないと判定
された場合には第２のアントゲ−） ＡＮＤ２の出力端
に左方向シフトパルスＳＰＬが発生してシフトレジスタ
ＳＲの内容全体を矢印で示す左方向にシフトする。
Ｄ１の出力端に右方向シフトパルスＳＰＲが発生してシ
フトレジスタＳＲのデータ内容を矢印で示す右方向にシ
フトし、逆に、入力信号が特定周波数ｆｏでないと判定
された場合には第２のアントゲ−） ＡＮＤ２の出力端
に左方向シフトパルスＳＰＬが発生してシフトレジスタ
ＳＲの内容全体を矢印で示す左方向にシフトする。
つぎに、この右シフトの場合には、シフトレジスタＳＲ
の左端に組込まれたインバータＩＮＶ２により２ビツト
目の信号が反転されて１段目に入力されることから、１
，０が交互に繰り返されて、ゆ 右シフトされてく。そして、シフトレジスタＳＲの中央
（第２図参照）の出力端子ＯＵＴからはシフトパルスの
通過毎に１，０が繰シ返され、右シフトパルスｓｐＲが
入力されている間、すなわち、特定周波数ｆｏが周波数
計数回路ＦＣから出力されている間出力端子ＯＵＴから
（イ）に３示すように、交流出力が生ずる。
の左端に組込まれたインバータＩＮＶ２により２ビツト
目の信号が反転されて１段目に入力されることから、１
，０が交互に繰り返されて、ゆ 右シフトされてく。そして、シフトレジスタＳＲの中央
（第２図参照）の出力端子ＯＵＴからはシフトパルスの
通過毎に１，０が繰シ返され、右シフトパルスｓｐＲが
入力されている間、すなわち、特定周波数ｆｏが周波数
計数回路ＦＣから出力されている間出力端子ＯＵＴから
（イ）に３示すように、交流出力が生ずる。
つぎに、周波数計数回路ＦＣが特定周波数ｆＯでないと
判断した場合には、第２のアンドゲートＡＮＤ ２が開
き、左シフトパルスＳＰＬが発生することから、シフト
レジスタ全体内の１．０は左へ向ってシフトし、第２図
においては７パルス入力すると、右端から左シフトパル
スＳＰＬで入力される”０″が出力端子ＯＵＴに（ロ）
に示すように、連続して出力されることがらＯの直流出
力となシ、特定周波数ｆｏでないととがわかる。
判断した場合には、第２のアンドゲートＡＮＤ ２が開
き、左シフトパルスＳＰＬが発生することから、シフト
レジスタ全体内の１．０は左へ向ってシフトし、第２図
においては７パルス入力すると、右端から左シフトパル
スＳＰＬで入力される”０″が出力端子ＯＵＴに（ロ）
に示すように、連続して出力されることがらＯの直流出
力となシ、特定周波数ｆｏでないととがわかる。
そして、これら特定周波数ｆＯの判定において、シフト
レジスタＳＲの左端からの信号が出力端子ＯＵＴまでシ
フトするシフトパルス数（時間）およびシフトレジスタ
全体がｌｌ＃、＠Ｑ１１の交番信号で満たされた後に特
定周波数ｆＯがなくなシ、左シフトを生じた場合のシフ
トレジスタＳＲの右端から出力端子ＯＵＴ ’！でシフ
トするシフトパルス数（時間）は、シフトレジスタＳＲ
の段数で任意に変えることができる。これを第２図の立
上りの遅れ時間ＤＴＵおよび立下シの遅れ時間ＤＴＤで
示し、これら各遅れ時間ＤＴ■、ＤＴＤはそれぞれシフ
トパルス周期Ｘ段数で設定される。
レジスタＳＲの左端からの信号が出力端子ＯＵＴまでシ
フトするシフトパルス数（時間）およびシフトレジスタ
全体がｌｌ＃、＠Ｑ１１の交番信号で満たされた後に特
定周波数ｆＯがなくなシ、左シフトを生じた場合のシフ
トレジスタＳＲの右端から出力端子ＯＵＴ ’！でシフ
トするシフトパルス数（時間）は、シフトレジスタＳＲ
の段数で任意に変えることができる。これを第２図の立
上りの遅れ時間ＤＴＵおよび立下シの遅れ時間ＤＴＤで
示し、これら各遅れ時間ＤＴ■、ＤＴＤはそれぞれシフ
トパルス周期Ｘ段数で設定される。
すなわち、入力に特定周波数ｆｏが現われてから特定周
波数ｆｏとして判定される回路的遅れ、および特定周波
数ｆｏが断たれてから特定周波数ｆＯなしと判定される
回路的遅れがアナログ共振回路の慣性と同様の特性とな
り、また、雑音による一時的波形の乱れに対しても安定
した判定出力となし得ることができる。
波数ｆｏとして判定される回路的遅れ、および特定周波
数ｆｏが断たれてから特定周波数ｆＯなしと判定される
回路的遅れがアナログ共振回路の慣性と同様の特性とな
り、また、雑音による一時的波形の乱れに対しても安定
した判定出力となし得ることができる。
以上説明したように、本発明によれば、入力に特定周波
数が現われてから特定周波数と判定される回路的遅れお
よび特定周波数が断たれてから特定周波数なしと判断さ
れる回路的遅れがアナログ共振回路の慣性と同様の特性
となシ、また、雑音による一時的波形の乱れに対しても
安定した判定出力となし得ることができるので、実用上
の効果は極めて大である。
数が現われてから特定周波数と判定される回路的遅れお
よび特定周波数が断たれてから特定周波数なしと判断さ
れる回路的遅れがアナログ共振回路の慣性と同様の特性
となシ、また、雑音による一時的波形の乱れに対しても
安定した判定出力となし得ることができるので、実用上
の効果は極めて大である。
第１図は本発明による周波数カウンターの一実施例を示
すブロック図、第２図は第１図に示す実施例の動作説明
に供するシフトレジスタに係わる部分を抽出して示した
説明図である。 ＷＳ ・・・・波形整形回路、Ｆ’Ｃ・・・・周波数計
数回路、ＳＧ・・・・基準信号発生回路、ＡＮＤｌ、Ａ
ＮＤ２−・拳・アントゲ−） 、ＩＮＶｌ 、ＩＮＶ２
・・・・インバータ、ＭＭ・ｓｏ−マルチバイフ。 レータ（モノマルチ）、ＳＲ−・・・シフトレジスタ。 特許出願人 株式会社京三製作所 代理人 山川政樹（ほか１名）
すブロック図、第２図は第１図に示す実施例の動作説明
に供するシフトレジスタに係わる部分を抽出して示した
説明図である。 ＷＳ ・・・・波形整形回路、Ｆ’Ｃ・・・・周波数計
数回路、ＳＧ・・・・基準信号発生回路、ＡＮＤｌ、Ａ
ＮＤ２−・拳・アントゲ−） 、ＩＮＶｌ 、ＩＮＶ２
・・・・インバータ、ＭＭ・ｓｏ−マルチバイフ。 レータ（モノマルチ）、ＳＲ−・・・シフトレジスタ。 特許出願人 株式会社京三製作所 代理人 山川政樹（ほか１名）
Claims (1)
- 入力信号の周期を測定して周波数を計数する基準パルス
カウント式の周波数カウンターにおいて、計測された周
波数の発生頻度が規定数以上連続したことによシその周
波数と判断し、前記計測された周波数の発生頻度が規定
数以上連続して存在しないことによりその周波数なしと
判断し得るようにしたことを特徴とする周波数カウンタ
ー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58036709A JPS59163939A (ja) | 1983-03-08 | 1983-03-08 | 周波数カウンタ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58036709A JPS59163939A (ja) | 1983-03-08 | 1983-03-08 | 周波数カウンタ− |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59163939A true JPS59163939A (ja) | 1984-09-17 |
| JPH0117630B2 JPH0117630B2 (ja) | 1989-03-31 |
Family
ID=12477291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58036709A Granted JPS59163939A (ja) | 1983-03-08 | 1983-03-08 | 周波数カウンタ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59163939A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006231061A (ja) * | 2005-02-24 | 2006-09-07 | Ethicon Endo Surgery Inc | 調節可能な制限器具内の流体圧力の非侵襲的測定装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3682459B1 (ja) * | 2004-03-26 | 2005-08-10 | 株式会社ディーゼルユナイテッド | 磁性体濃度計測装置、検出感度向上方法、ゼロ点補償方法及びゼロ点補正方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49129082A (ja) * | 1973-04-20 | 1974-12-10 |
-
1983
- 1983-03-08 JP JP58036709A patent/JPS59163939A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49129082A (ja) * | 1973-04-20 | 1974-12-10 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006231061A (ja) * | 2005-02-24 | 2006-09-07 | Ethicon Endo Surgery Inc | 調節可能な制限器具内の流体圧力の非侵襲的測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0117630B2 (ja) | 1989-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970025148A (ko) | 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차 검출회로 | |
| JPS59163939A (ja) | 周波数カウンタ− | |
| US6115438A (en) | Method and circuit for detecting a spurious lock signal from a lock detect circuit | |
| EP0323124A2 (en) | Digital phase comparing circuit | |
| US4025865A (en) | Frequency-signalling circuit for a telephone | |
| US5712878A (en) | Digital FSK modulator | |
| KR100345328B1 (ko) | 입력 신호의 주파수 검출 장치 및 방법 | |
| US5515389A (en) | Timing signal extracting circuit suitable for CMI signals | |
| KR940008154Y1 (ko) | 주파수 검출 회로 | |
| JPH0242498A (ja) | 口笛音検出方式 | |
| JPS55145452A (en) | Receiving timing signal producing system | |
| JPS5912844Y2 (ja) | Ｆｓ信号復調装置 | |
| JPH055708Y2 (ja) | ||
| KR100237163B1 (ko) | 카운터의 안정화 점검용 채터링 발생회로 | |
| SU1582344A1 (ru) | Цифровой дискриминатор частоты импульсов | |
| SU902303A1 (ru) | Цифровой демодул тор фазоманипулированных сигналов | |
| SU985939A1 (ru) | Цифровой фильтр | |
| JP2000269947A (ja) | クロックノイズ防止回路および同期クロック発生回路 | |
| JPH05244012A (ja) | ＣＭｉ符号復号化装置 | |
| JPH0479250B2 (ja) | ||
| JPH04326242A (ja) | モデムトレーニング信号検出方式 | |
| JPS605702A (ja) | Ａｔｃ信号判別装置 | |
| KR920006927B1 (ko) | Ats용 주파수 변별장치 | |
| JPH057895B2 (ja) | ||
| JPS59153358A (ja) | 単一周波数成分検出方式 |