JPS605702A - Ａｔｃ信号判別装置 - Google Patents
Ａｔｃ信号判別装置Info
- Publication number
- JPS605702A JPS605702A JP11461083A JP11461083A JPS605702A JP S605702 A JPS605702 A JP S605702A JP 11461083 A JP11461083 A JP 11461083A JP 11461083 A JP11461083 A JP 11461083A JP S605702 A JPS605702 A JP S605702A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- circuit
- counter
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
- B60L3/00—Electric devices on electrically-propelled vehicles for safety purposes; Monitoring operating variables, e.g. speed, deceleration or energy consumption
- B60L3/08—Means for preventing excessive speed of the vehicle
Landscapes
- Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Power Engineering (AREA)
- Transportation (AREA)
- Mechanical Engineering (AREA)
- Electric Propulsion And Braking For Vehicles (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ディジタル計数方式のＡＴＣ信号判別装置
の改良に関するものである。
の改良に関するものである。
この発明の理解を容易にしその特徴を明確にするために
、まず、従来技術によるディジタル計数方式のＡＴＣ信
号判別装置の概要を以下に説明する。
、まず、従来技術によるディジタル計数方式のＡＴＣ信
号判別装置の概要を以下に説明する。
この発明の対象となるＡＴＣ信号判別装懺は。
受電器により受信される軌道回路よりの被変調信号を検
波・整形した信号を入力として判別し、速度制限信号と
して速度照査回路に出力するための装置であって、従来
技術によるディジタル計数方式のＡＴＣ信号判別装置に
おいては、成る安定した信号判別中に、予期せぬ形で入
力される帯域内雑音成分に対しては、これが信号とみな
されて出力されるので以後の信号判別が乱れる現象が生
じるという問題を有していた。この様子を計数方式信号
判別の原理と共に第１図の信号波形のタイミノグチヤー
ドにより説明すると、（ａ）は入力信号波形であり、方
形波振幅変調波を想定していて、図中のＮは帯域内のノ
イズ成分である。（ｂ）は検波して得られた入力信号パ
ルスであって、以降のディジタル計数方式の信号判別に
適するよう波形整形したものである。（ｃ）は（ｂ）の
信号をＨ分周したものであり（ｂ）のＮｐ波を含む部分
である。（ｄ）は（ｂ）の波形の立ち下り縁を成る特定
高周波パルスで同期をとった立下り微分パルスである。
波・整形した信号を入力として判別し、速度制限信号と
して速度照査回路に出力するための装置であって、従来
技術によるディジタル計数方式のＡＴＣ信号判別装置に
おいては、成る安定した信号判別中に、予期せぬ形で入
力される帯域内雑音成分に対しては、これが信号とみな
されて出力されるので以後の信号判別が乱れる現象が生
じるという問題を有していた。この様子を計数方式信号
判別の原理と共に第１図の信号波形のタイミノグチヤー
ドにより説明すると、（ａ）は入力信号波形であり、方
形波振幅変調波を想定していて、図中のＮは帯域内のノ
イズ成分である。（ｂ）は検波して得られた入力信号パ
ルスであって、以降のディジタル計数方式の信号判別に
適するよう波形整形したものである。（ｃ）は（ｂ）の
信号をＨ分周したものであり（ｂ）のＮｐ波を含む部分
である。（ｄ）は（ｂ）の波形の立ち下り縁を成る特定
高周波パルスで同期をとった立下り微分パルスである。
（ｅ）は計数用高周波クロックであり、 （ｆ ｔ＞・
・・・・（ｆ））は帯域パルスと呼ばれる判定のために
作られるパルス群である。計数が行なわれるのは阿分周
波形（ｃ）の“Ｈ”のときであって、”Ｌ”のときは計
数を休止しているものとする。すなわち、入力信号の２
個に１個の割合で信号判別が行なわれることになる。こ
れをおこなうために、（ｄ）のｒ／＋ｒＪ＋ｒＪ・・・
・・・のパルス列でカウンタにリセットをかげ、Ｓ １
、 Ｓユ、ｓＪ・・・・−・を判別に用いている。帯
域パルスの形成は次の様にしておこなう。すなわち、信
号がＳ／ ＋ ＳＪ ＋ Ｓ ｊ・・・・・・Ｓｎとｎ
種類あったとすると、信号の周波数ｆ／ ＋ ｆｕｎｆ
３・・・・・・ｆｎは地上側の送信周波数乱れおよび検
波回路の周波数誤差要素等を考慮しても、仕様上総合偏
差を±に％（Ｋは成る特定の数）として具体化できる。
・・・・（ｆ））は帯域パルスと呼ばれる判定のために
作られるパルス群である。計数が行なわれるのは阿分周
波形（ｃ）の“Ｈ”のときであって、”Ｌ”のときは計
数を休止しているものとする。すなわち、入力信号の２
個に１個の割合で信号判別が行なわれることになる。こ
れをおこなうために、（ｄ）のｒ／＋ｒＪ＋ｒＪ・・・
・・・のパルス列でカウンタにリセットをかげ、Ｓ １
、 Ｓユ、ｓＪ・・・・−・を判別に用いている。帯
域パルスの形成は次の様にしておこなう。すなわち、信
号がＳ／ ＋ ＳＪ ＋ Ｓ ｊ・・・・・・Ｓｎとｎ
種類あったとすると、信号の周波数ｆ／ ＋ ｆｕｎｆ
３・・・・・・ｆｎは地上側の送信周波数乱れおよび検
波回路の周波数誤差要素等を考慮しても、仕様上総合偏
差を±に％（Ｋは成る特定の数）として具体化できる。
すなわち、Δｆｌ＝ｆｌＸｖｌＯＯ１Δｆコ＝ｆｓ ×
に／１００ 、Δｆ、？４． ｘＫ／ｌｏｏ、−−−−
−・Δｆｎ＝ｆＴ３×に／ｌｏ。
に／１００ 、Δｆ、？４． ｘＫ／ｌｏｏ、−−−−
−・Δｆｎ＝ｆＴ３×に／ｌｏ。
と決めることができる。このΔｆＬは時間的には＋Δｆ
ルに対しＴｐ Ｌ ＝＝ ／／（ｆ Ｌ＋Δｆ＝）、−
ΔｆＬに対してはＴｒＬ−１／（ｆＬ−ΔｆＬ）となる
（但しｂ＝／２・・・・・・ｎ ”であり以下同様）。
ルに対しＴｐ Ｌ ＝＝ ／／（ｆ Ｌ＋Δｆ＝）、−
ΔｆＬに対してはＴｒＬ−１／（ｆＬ−ΔｆＬ）となる
（但しｂ＝／２・・・・・・ｎ ”であり以下同様）。
従って、ｒ／＋ｒＪ＊ｒＪ・・・・・・等のカウンタリ
セットパルスにより、まず、Ｔｐ Ｌ ＝’／（ｆＬ＋
Δｆｉ）をカウントし、その後、ΔＴＬ＝ Ｔｒ ＝
’ ＴｐＬ＝／／（ｆトΔｆＬ） ｔ／（ｆｉ、十Δｆ
Ｌ）中２ΔｆＪｆＬ”の幅のパルスを作る。このように
してΔＴ ／ ＋ΔＴコ、ΔＴ３・・・・・・ΔＴｎ
の帯域パルスが得られることになる。
セットパルスにより、まず、Ｔｐ Ｌ ＝’／（ｆＬ＋
Δｆｉ）をカウントし、その後、ΔＴＬ＝ Ｔｒ ＝
’ ＴｐＬ＝／／（ｆトΔｆＬ） ｔ／（ｆｉ、十Δｆ
Ｌ）中２ΔｆＪｆＬ”の幅のパルスを作る。このように
してΔＴ ／ ＋ΔＴコ、ΔＴ３・・・・・・ΔＴｎ
の帯域パルスが得られることになる。
そして＋ Ｓ、、Ｓユ、ＢＪ・・・・・・のパルス列の
各々が、いずれかの（ｆＬ）Ａ＝／ 、２．３・・・・
・・ｎに属していれば信号判別がなされたとしているも
のである。ｍ１図の場合については、（ｄ）のＳ ／
ｒ Ｓ ｊが（ｆｎ）で判定されているが一１９ｊは判
定ミスしていてＴｂの間では信号判別不能となっている
。以上のような信号判別動作をおこなう従来技術による
信号判別装置のブロック図を第一図に示す。図中、ｌは
阿分周用フリップフロップ５．２は第１図の入力信号パ
ルス（ｂ） ’ｒ高周波パルスで同期をとりっ〜微分パ
ルスを作り出す微分パルス形成回路で、得られる微分パ
ルスのうち、第１図（ｄ）のｒ／＋ｒｊ＋ｒＪ・・自・
・をＣｄ１）で。
各々が、いずれかの（ｆＬ）Ａ＝／ 、２．３・・・・
・・ｎに属していれば信号判別がなされたとしているも
のである。ｍ１図の場合については、（ｄ）のＳ ／
ｒ Ｓ ｊが（ｆｎ）で判定されているが一１９ｊは判
定ミスしていてＴｂの間では信号判別不能となっている
。以上のような信号判別動作をおこなう従来技術による
信号判別装置のブロック図を第一図に示す。図中、ｌは
阿分周用フリップフロップ５．２は第１図の入力信号パ
ルス（ｂ） ’ｒ高周波パルスで同期をとりっ〜微分パ
ルスを作り出す微分パルス形成回路で、得られる微分パ
ルスのうち、第１図（ｄ）のｒ／＋ｒｊ＋ｒＪ・・自・
・をＣｄ１）で。
またＳ／、Ｓユｒ ８３・・曲・を（ｄ ２）で表わし
ている。３は計数回路であり、ここでは、第１図（Ｃ）
はカウントエネーブルのストローブ信号として作用し、
（ｄｔ’）はリセットパルスとして働く。％ ハＴｐｂ
＝’／（ｆ Ｌ＋ΔｆＬ）の検出回路で各信号に対応す
る数の検出回路を有する。この検出回路ｌの検出結果は
、ｊの帯域パルス作成回路に送られ、ここで計数用りｐ
ツクｃｐコで計数してΔＴＬ＝／／（ｆＬ−ΔｆＬ）−
７／（ｆＬ十ΔｒＬ）の帯域パルスが作成される。かく
して得られた帯域パルス（ｆυ＋（ｆｓ）ｒ・・・・・
・Ｃｆｎ％ｔ、乙の一致検出回路に送られて、（ｄコ）
のパルスとつき合せ一致検出がおこなわれる。この検出
結果は（ｇ ｔ）、（ｇ ｓ）・−・・（ｇ ｎ）とし
て出力され、時素回路７において、成る特定の基準低周
波クロックＣＰＬと比較された上（ｈ ｔ）、（ｂコノ
、・・・・・・ｈｎとして速度照査回路（図示しない）
へと出力されることになる。
ている。３は計数回路であり、ここでは、第１図（Ｃ）
はカウントエネーブルのストローブ信号として作用し、
（ｄｔ’）はリセットパルスとして働く。％ ハＴｐｂ
＝’／（ｆ Ｌ＋ΔｆＬ）の検出回路で各信号に対応す
る数の検出回路を有する。この検出回路ｌの検出結果は
、ｊの帯域パルス作成回路に送られ、ここで計数用りｐ
ツクｃｐコで計数してΔＴＬ＝／／（ｆＬ−ΔｆＬ）−
７／（ｆＬ十ΔｒＬ）の帯域パルスが作成される。かく
して得られた帯域パルス（ｆυ＋（ｆｓ）ｒ・・・・・
・Ｃｆｎ％ｔ、乙の一致検出回路に送られて、（ｄコ）
のパルスとつき合せ一致検出がおこなわれる。この検出
結果は（ｇ ｔ）、（ｇ ｓ）・−・・（ｇ ｎ）とし
て出力され、時素回路７において、成る特定の基準低周
波クロックＣＰＬと比較された上（ｈ ｔ）、（ｂコノ
、・・・・・・ｈｎとして速度照査回路（図示しない）
へと出力されることになる。
上述の信号判別装置においては、第１図に関連ｚ
して説明したように、 （ｃＪ 、 （ｄ）における勾
は判定ミスしてＴｂの間では信号判別不能となってしま
う。しかし、（、Ｃ）、（ｄ）におけるｓ２で判別不能
であっても、その時点で計数を打ち切らずにｒ３ まで
計数を続けたとしたら、これに伴って帯域パルスも発生
するはずであり、正常判定の可能性も出てくる。この発
明はこうした問題を解決するために、各信号に対応して
それぞれ個々に計数回路およびパルス幅チェック用フィ
ルタを設けるようにしたものである。
は判定ミスしてＴｂの間では信号判別不能となってしま
う。しかし、（、Ｃ）、（ｄ）におけるｓ２で判別不能
であっても、その時点で計数を打ち切らずにｒ３ まで
計数を続けたとしたら、これに伴って帯域パルスも発生
するはずであり、正常判定の可能性も出てくる。この発
明はこうした問題を解決するために、各信号に対応して
それぞれ個々に計数回路およびパルス幅チェック用フィ
ルタを設けるようにしたものである。
以下、実施例によりこの発明を詳述する。第３図がこの
発明によるＡＴＣ信号判別装訝のブロック図であり、図
中、／／は従来の信号判別装置のイ分周器にかわるラッ
チ・スリップフロップ回路で、信号入力があったことを
記憶する。３１はＴｐ＝／／（ｆ＋Δｆ）を計数する第
１のカウンタ回路、９／はカウントデータの設定回路５
りｌはＴｐを得た後ΔＴ＝／／（ｆ−Δｆ）−ｚ／（ｆ
＋Δｆ）を計数する第２のカウンタ回路で、その出力（
ｆｔ）がパルス幅ΔＴの帯域パルスとなり、パルス幅チ
ェック用フィルタはこれらによって構成される。ラッチ
・フリップフロップ／／からカウンタ回路３１への信号
のうち（Ｃ２）はストローブ信号として作用し、一方、
（ｄｌつは立下り微分パルス（ｄｔ）ｌ（、Ｃりの論理
積をＡＮＤゲートｇ −／ Ｋよりとったもので、第１
のカウンタ３フ回路に対してリセットパルスとして働く
。以上より明らかなように、この発明による信号判別装
置は、第２図に示す従来の信号判別装置の／Ｑで示した
部分を各信号に対応して個別に第３図の７点鎖線で囲ま
れたラッチ・フリップフロップ／へ第１のカウンタ回路
３１、カウントデータ設定回路Ｑ／、第２のカウンタ回
路ｓｌおよびＡＮＤゲートｇ／よりなる回路ブロックで
おきかえたものである。
発明によるＡＴＣ信号判別装訝のブロック図であり、図
中、／／は従来の信号判別装置のイ分周器にかわるラッ
チ・スリップフロップ回路で、信号入力があったことを
記憶する。３１はＴｐ＝／／（ｆ＋Δｆ）を計数する第
１のカウンタ回路、９／はカウントデータの設定回路５
りｌはＴｐを得た後ΔＴ＝／／（ｆ−Δｆ）−ｚ／（ｆ
＋Δｆ）を計数する第２のカウンタ回路で、その出力（
ｆｔ）がパルス幅ΔＴの帯域パルスとなり、パルス幅チ
ェック用フィルタはこれらによって構成される。ラッチ
・フリップフロップ／／からカウンタ回路３１への信号
のうち（Ｃ２）はストローブ信号として作用し、一方、
（ｄｌつは立下り微分パルス（ｄｔ）ｌ（、Ｃりの論理
積をＡＮＤゲートｇ −／ Ｋよりとったもので、第１
のカウンタ３フ回路に対してリセットパルスとして働く
。以上より明らかなように、この発明による信号判別装
置は、第２図に示す従来の信号判別装置の／Ｑで示した
部分を各信号に対応して個別に第３図の７点鎖線で囲ま
れたラッチ・フリップフロップ／へ第１のカウンタ回路
３１、カウントデータ設定回路Ｑ／、第２のカウンタ回
路ｓｌおよびＡＮＤゲートｇ／よりなる回路ブロックで
おきかえたものである。
次に、上述したような構成を有するこの発明の信号判別
装置の動作と特徴、利点を説明する。第ｖ図は第３図の
信号判別装置を動作を示す信号のタイミングチャートで
あるが、図中、（ｂ）は入力信号パルスを示し、（Ｃ／
）はラッチ・フリップフロップｌ／の出力であり、（Ｔ
ｐｌ）は上限帯域ｌ／（ｆｌ＋Δｆｌ）の計数時点に得
られるパルスで、ラッチ・フリップフロップｌ／をリセ
ットするとともに第２のカウンタ回路Ｓｌを働かせて帯
域パルスｆｌが得ら−れる。同様に、ｃｎは信号ｎに対
するラッチ・フリップフロップＩｎの出力りを示し、
（Ｔｐｎ戸ま信号ｎに対する上限帯域ｉ／（ｆｎ十Δｆ
ｎ）の計数時点に得られるパルスであり、（ｆｎＪは信
号ｎに対する帯域パルスである。（ｄ）は入力信号パル
ス（ｂ、）の立下り微分パルスを示しており、ｒ ／
＊ ｒ ２ は第３図の（ｄりで、またＬ ／ 、 Ｑ
ｎは同じ（（ｄ ｓ）で示されている。第９図は、今、
ｈｎとＬｎで信号ｎの検出が１回、またｈｌとＬｌで信
号ｌに対する検出が行なわれることを示している。従来
の信号判別装置では、仮に計数が第ダ図のＰ点で始った
とこても、上、・】と・ｎで検出が行なわれるとｈｌと
Ｌｌの検出は行なわれず誤検出となるところであるが、
第３図に示したこの発明の信号判別装置によればそのよ
うな誤検出は生ぜずそれぞれ検出が行なわれ、検出後は
低位優先回路を通すか或いは時素回路で十分にバッフ゛
アリング時間を持たせることにより、最終的には安定し
た出力が得られるものである。
装置の動作と特徴、利点を説明する。第ｖ図は第３図の
信号判別装置を動作を示す信号のタイミングチャートで
あるが、図中、（ｂ）は入力信号パルスを示し、（Ｃ／
）はラッチ・フリップフロップｌ／の出力であり、（Ｔ
ｐｌ）は上限帯域ｌ／（ｆｌ＋Δｆｌ）の計数時点に得
られるパルスで、ラッチ・フリップフロップｌ／をリセ
ットするとともに第２のカウンタ回路Ｓｌを働かせて帯
域パルスｆｌが得ら−れる。同様に、ｃｎは信号ｎに対
するラッチ・フリップフロップＩｎの出力りを示し、
（Ｔｐｎ戸ま信号ｎに対する上限帯域ｉ／（ｆｎ十Δｆ
ｎ）の計数時点に得られるパルスであり、（ｆｎＪは信
号ｎに対する帯域パルスである。（ｄ）は入力信号パル
ス（ｂ、）の立下り微分パルスを示しており、ｒ ／
＊ ｒ ２ は第３図の（ｄりで、またＬ ／ 、 Ｑ
ｎは同じ（（ｄ ｓ）で示されている。第９図は、今、
ｈｎとＬｎで信号ｎの検出が１回、またｈｌとＬｌで信
号ｌに対する検出が行なわれることを示している。従来
の信号判別装置では、仮に計数が第ダ図のＰ点で始った
とこても、上、・】と・ｎで検出が行なわれるとｈｌと
Ｌｌの検出は行なわれず誤検出となるところであるが、
第３図に示したこの発明の信号判別装置によればそのよ
うな誤検出は生ぜずそれぞれ検出が行なわれ、検出後は
低位優先回路を通すか或いは時素回路で十分にバッフ゛
アリング時間を持たせることにより、最終的には安定し
た出力が得られるものである。
この発明のＡＴＣ信号判別装置は１以上のように各信号
毎に計数回路とパルス幅チェックのフィルタを設けてい
るので、回路構成が複雑となり部品点数も増加して経済
性を低下せしめるように思えるが、カウンタを各信号毎
に設けることにより、イ８゜Ｋオーｔヶややい。、１い
、♂―ゎ。よ。
毎に計数回路とパルス幅チェックのフィルタを設けてい
るので、回路構成が複雑となり部品点数も増加して経済
性を低下せしめるように思えるが、カウンタを各信号毎
に設けることにより、イ８゜Ｋオーｔヶややい。、１い
、♂―ゎ。よ。
信号数分の検出回路を含んでいる）を簡略化できるし、
また、帯域パルス形成回路も各信号毎に必要となるが、
従来はシフトレジスタの直列構成でおこなっていたのを
信号辞分のカウンタで構成することになり部品数の増加
も少ないので、装置全体としても従来のものと比較して
複雑性や部品数の増加をまねくことなく信号判別性能を
大幅て向上せしめ得るものである。
また、帯域パルス形成回路も各信号毎に必要となるが、
従来はシフトレジスタの直列構成でおこなっていたのを
信号辞分のカウンタで構成することになり部品数の増加
も少ないので、装置全体としても従来のものと比較して
複雑性や部品数の増加をまねくことなく信号判別性能を
大幅て向上せしめ得るものである。
第１図は、計数方式による信号判別の原理を示す信号波
形のタイミングチャート図、第一図は、従来ｐによるＡ
ＴＣ信号判別装置のブロック１辺、第３図は、この発明
によるＡＴＣ信号判別装置のブロック図、そして第９図
は、第３図のＡＴＣ信号判別装置の動作を示す信号波形
のタイミングチャート図である。 ！・・阿分周用フリップフロップ、コ・・微分パルス形
成回路、３・・計数回路、グ・・酬検出回路、左・・帯
域パルス作成回路、６・・一致検出回路 り・・時素回
路、／／・・ラッチ・フリップフロップ、３１・・第１
のカウンタ回路、ｕ／・・カウントデータ設定回路、５
１・・第２のカウンタ回路、ｇｌ・・ＡＮＤゲート回路
。 なお、図中、同一符号は、同−又を家相当部分を示す。 代理人 大 岩 増 雄 手続補正書「自発」 昭手、５９年 １ 月１１８ 特許庁長官殿 １、事件の表示 特願昭！；ｔ−／／’Ｉ６／θ号２、
発明の名称 ＡＴＣ信号判別装置 ３、補正をする者 代表者片山仁へ部 ム 補正の内容 （１１明細書第５頁第３行の［ΔＴＬ＝＝ ／／（ｆＬ
＋Δｆ、、）／７（、＋Δｆ＝ ）Ｊの記載を「ΔＴＬ
−コΔｆＬ／ｆ西と補正する。 （２） 明細書簡５頁第ヲ行のｒ （ｂ＋） ＊ （ｈ
２）・ａ＊＊＊ｈｎ」の記載を［（ｈｌ）、（ｈ２）・
・・Φ・（ｈｎ）Ｊと補正する。 （３） 明細書第７頁第１Ｓ行の「帯域パルスｆ１」の
記載を「帯域パルス（ｆ＋）ｊと補正する。 （４） 明細書第７頁第１６行の「ｃｎＪの記載を「（
Ｃｎ）Ｊと補正する。 （５） 明細書簡ざ負相グ行の「行なわれる」の記載を
「行なわれた」と補正する。 （６） 明細書簡ざ頁第１ｇ行の「カウンタを」の記載
を「従来の計数回路に相当てるものを」と補正する。 （７） 明細書第７頁第１６行の「第３図」の記載を「
第２図」と補正する。 （８） 明細書簡を負相１行の「帯域パルス形成回路」
の記載を「帯域パルス作成回路」と補正する。 （９） 明細書箱り頁第を行の「ことになり」の記載を
「ことにより」と補正する。
形のタイミングチャート図、第一図は、従来ｐによるＡ
ＴＣ信号判別装置のブロック１辺、第３図は、この発明
によるＡＴＣ信号判別装置のブロック図、そして第９図
は、第３図のＡＴＣ信号判別装置の動作を示す信号波形
のタイミングチャート図である。 ！・・阿分周用フリップフロップ、コ・・微分パルス形
成回路、３・・計数回路、グ・・酬検出回路、左・・帯
域パルス作成回路、６・・一致検出回路 り・・時素回
路、／／・・ラッチ・フリップフロップ、３１・・第１
のカウンタ回路、ｕ／・・カウントデータ設定回路、５
１・・第２のカウンタ回路、ｇｌ・・ＡＮＤゲート回路
。 なお、図中、同一符号は、同−又を家相当部分を示す。 代理人 大 岩 増 雄 手続補正書「自発」 昭手、５９年 １ 月１１８ 特許庁長官殿 １、事件の表示 特願昭！；ｔ−／／’Ｉ６／θ号２、
発明の名称 ＡＴＣ信号判別装置 ３、補正をする者 代表者片山仁へ部 ム 補正の内容 （１１明細書第５頁第３行の［ΔＴＬ＝＝ ／／（ｆＬ
＋Δｆ、、）／７（、＋Δｆ＝ ）Ｊの記載を「ΔＴＬ
−コΔｆＬ／ｆ西と補正する。 （２） 明細書簡５頁第ヲ行のｒ （ｂ＋） ＊ （ｈ
２）・ａ＊＊＊ｈｎ」の記載を［（ｈｌ）、（ｈ２）・
・・Φ・（ｈｎ）Ｊと補正する。 （３） 明細書第７頁第１Ｓ行の「帯域パルスｆ１」の
記載を「帯域パルス（ｆ＋）ｊと補正する。 （４） 明細書第７頁第１６行の「ｃｎＪの記載を「（
Ｃｎ）Ｊと補正する。 （５） 明細書簡ざ負相グ行の「行なわれる」の記載を
「行なわれた」と補正する。 （６） 明細書簡ざ頁第１ｇ行の「カウンタを」の記載
を「従来の計数回路に相当てるものを」と補正する。 （７） 明細書第７頁第１６行の「第３図」の記載を「
第２図」と補正する。 （８） 明細書簡を負相１行の「帯域パルス形成回路」
の記載を「帯域パルス作成回路」と補正する。 （９） 明細書箱り頁第を行の「ことになり」の記載を
「ことにより」と補正する。
Claims (1)
- 軌道回路よりの被変調信号を受信し検波して低周波パル
ス化した信号を入力としてディジタル計数により周期針
１ｆｌｌｌすることにより信号判別をおこない、速度照
査回路に所要の速度制限信号を出力するＡ Ｔ Ｃ信号
判別装置において、各信号に対し個別に計数回路および
パルス幅チェック用フィルタを設けてなるＡＴＣ信号判
別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11461083A JPS605702A (ja) | 1983-06-24 | 1983-06-24 | Ａｔｃ信号判別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11461083A JPS605702A (ja) | 1983-06-24 | 1983-06-24 | Ａｔｃ信号判別装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS605702A true JPS605702A (ja) | 1985-01-12 |
Family
ID=14642162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11461083A Pending JPS605702A (ja) | 1983-06-24 | 1983-06-24 | Ａｔｃ信号判別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605702A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015037338A (ja) * | 2013-08-12 | 2015-02-23 | 日本信号株式会社 | 車上装置、及び、これを用いた列車制御装置 |
-
1983
- 1983-06-24 JP JP11461083A patent/JPS605702A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015037338A (ja) * | 2013-08-12 | 2015-02-23 | 日本信号株式会社 | 車上装置、及び、これを用いた列車制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0502739A2 (en) | NRZ clock and data recovery system employing phase lock loop | |
| US4287480A (en) | Phase locked loop out-of-lock detector | |
| US4280224A (en) | Bit synchronizer with early and late gating | |
| US5418822A (en) | Configuration for clock recovery | |
| JP2804755B2 (ja) | Ｆｓｋ信号復調回路 | |
| JPS6117381B2 (ja) | ||
| EP0214676A1 (en) | Clock signal regenerator arrangement | |
| JPS605702A (ja) | Ａｔｃ信号判別装置 | |
| JPH01205237A (ja) | 同期機能不全検出 | |
| US5159615A (en) | Digital frequency detection circuit | |
| FI65152B (fi) | Foerfarande och anordning foer synkronisering av en binaer datasignal | |
| US6680991B1 (en) | Detection of frequency differences between signals | |
| CA2011029C (en) | Frequency detector circuit | |
| RU2057395C1 (ru) | Устройство контроля синхронизма кольца фазовой автоподстройки частоты | |
| JPH0311977Y2 (ja) | ||
| US5832033A (en) | Clock disturbance detection based on ratio of main clock and subclock periods | |
| JPH03206725A (ja) | Ｐｌｌロック検出回路 | |
| SU1758846A1 (ru) | Генератор опорной частоты | |
| SU886234A1 (ru) | Цифровой фазовый детектор | |
| JPS6137819B2 (ja) | ||
| JPS5927130B2 (ja) | 位相同期回路 | |
| JPH0614016A (ja) | タイミング抽出装置 | |
| JPH06338773A (ja) | バイポーラクロック擾乱検出回路 | |
| NZ206464A (en) | Phase adjusting pulse corrector | |
| JPS58111527A (ja) | 周波数比較回路 |