JPH01174168A - 画像信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、イメージセンサで読み取った画像信号を処理
する画像信号処理回路に関するものである。

【従来の技術】

イメージセンサで読み取った画像信号を処理する画像信
号処理回路は、主としてＡ／Ｄ変換部。 シェーディング補正部、２値化処理部から形成されてい
る。 ■Ａ／Ｄ変換部・・・ここでは、アナログ量であるイメ
ージセンサ出力をディジタル量に変換する。 この変換をする際に行うＡＧＣ制御には基準値が必要と
されるが、その基準値として、イメージセンサに白基準
板を読ませた時のピーク値を使用する場合には、ピーク
検出回路が設けられ■シェーディング補正部・・・ディ
ジタル化された信号をシェーディング補正する。補正は
、白基準値、黒基準値を用いることにより行われる。そ
のため、シェーディング補正部は、読み込んだ画像信号
を補正するための白基準値、黒基準値を保持している。 ■２値化処理部・・・シェーディング補正された信号を
必要に応じて２値化処理する。

【発明が解決しようとする問題点】

（問題点） しかしながら、前記した従来の画像信号処理回路では、
前記した各基準値を読み出してチエ、りしたり或いは個
別に修正したりすることは出来ないという問題点があっ
た。 （問題点の説明） 白基準値や埠基準値は、最初、基準となる情報を読み込
ませて設定するが、その設定時に、思わぬ原因により意
図しない値に設定されてしまうことがある。 例えば、白基準値を設定する際には、白基準板をイメー
ジセンサに読ませて設定するが、その際、白基準板の１
部に汚れや破損があるとその汚れや破損を読んだ値がそ
のまま基準として設定されてしまう。また、ピーク値検
出の時にも、原因不明の異常値が出てしまうことがある
。 このような事情で不本意な値が基準値として設定される
と、画像信号処理回路の出力信号で画像を再現した場合
、イメージセンサで読んだ原稿の画像を忠実に再現した
ものとはならず、画像の再現性が悪くなってしまう。 これを防止するために、従来、平均化処理を行うことも
提案されている（例、特開昭６１−３９７７７号公報）
。しかし、この方法では回路規模が大きくなると共に、
イメージセンサの読み取り速度に合わせてリアルタイム
で平均化処理をするので、コスト高になるという不都合
がある。そして、この方法によったとしても、何らかの
原因で異常値が設定される場合もないとは言えないが、
それをチエツクすることは出来ず、放置されたままであ
る。

【問題点を解決するだめの手段】

前記問題点を解決するため、本発明では、各基乍値を画
像信号処理回路外に読み出してチエツクし、異常値が発
見された時には画像信号処理回路外からの指令で正常な
値に修正することが出来るようにするべく、次のような
手段を講じた。 即ち、本発明では、イメージセンサと、Ａ／Ｄ変換基準
値格納部を含み且つ該イメージセンサで読み込んだアナ
ログ画像信号をディジタル画像信号に変換するＡ／Ｄ変
換部と、白基単位格納部を含み且つ２２　Ａ　７　Ｄ変
換部からのディジタル画像信号をシェーディング補正す
るシェーディング補正部と、該シェーディング補正部に
よりンエーデイング補正された画像信号を２値化する２
値化処理部とを備えた画像信号処理回路において、前記
Ａ／Ｄ変換基準値格納部および前記白基単位格納部から
双方向性バッファを介して画像信号処理回路外へ通ずる
データバスを形成し、各格納部の内容の画像信号処理回
路外への読み出しや画像信号処理回路外からの変更を可
能とした。

【作　　用】

成る基準値の内容を、画像信号処理回路外へ読み出した
り、あるいは画像信号処理回路外から指令して変更した
りしたい時には、各双方向バッファの状態を制御（ロー
インピーダンス状態あるいはハイインピーダンス状態に
）して、画像信号処理回路外からその基準値の格納部へ
通ずるデータバスのみが開放されるようにする。 基準（直をＳ売み出す（ｒｅａｄ）ことによって、基準
値が正常か否かチエツクすることが出来る。また、チエ
ツクの結果、異常値が発見された場合には、書き換え（
ｗｒｉｔｅ　）で正常な値に変更することが出来る。

【実　施　例】

以下、本発明の実施例を図面に基づいて詳細に説明する
。 図に、本発明の実施例にかかわる画像信号処理回路を示
す。 図において、ＡはＡ／Ｄ変換部、Ｂはシェーディング補
正部、Ｃは２値化処理部、１はイメージセンサ、２ない
し４はアンプ、５，６はＡ／Ｄコンバータ、７はインバ
ータ、８は外部コントローラ、９はイメージセンサ駆動
回路、１０は制御回路、１１はＤ／Ａコンバータ、１２
．１３はバッファ、１４ないし１６は双方向性バッファ
、１７は基準データピーク検出部、１７−１はピーク検
出回路、１７−２はＡ／Ｄ変換基準値格納用レジスタ、
１８は白基準個格納用ＲＡＭ、１９は黒基準個格納用Ｒ
ＡＭ、２０は補正係数格納用ＲＯＭ、２１はシェーディ
ング補正演算回路、２１−１はマルチプレクサ、２１−
２．２１−３はバッファ、２１−４は加算器、２１−５
は乗算器、２２はマルチプレクサ、２３はバッファ、２
４は双方向ノ＼スドライバ、２５は２値化処理回路であ
る。 本発明の構成上の特徴は、Ａ／Ｄ変換基準値格納用レジ
スタ１７−２、白基準個格納用ＲＡＭｌ８、黒基準個格
納用ＲＡＭ１９がら双方向性バッファ１４〜■６を介し
て画像信号処理回路外へ通ずるデータバスを形成した点
にある。 以下、各部の動作および上記データバスを利用した動作
を説明する。 （１）Ａ／Ｄ変換基準値、白基準値、黒基準値のセント Ａ／Ｄ変換基準値のセットは、白基準板をイメージセン
サ１で読ませることによって行う。イメージセンサ１を
読み込み動作状態にすることおよびＡ／Ｄコンバータ５
．６のいずれを動作状態におくかは、イメージセンサ駆
動回路９からの信号によって制御される。イメージセン
サ駆動回路９はまた外部コントローラ８によってコント
ロールされる。 外部コントローラ８により、動作モードを白基準板を読
む動作モードにしてやると、例えば、イメージセンサ駆
動回路９よりＡ／Ｄコンバータ５にチップイネイブル信
号が入って、Ａ／Ｄコンバータ５が動作状態に置かれ（
Ａ／Ｄコンハーク５を選択した時、Ａ／Ｄコンバータ６
は、チップイネイブル信号がインバータ７のため反転さ
れるので、不動作状態）、イメージセンサ１で読み込ま
れた信号は、アンプ２→Ａ／Ｄコンバータ５→バツフア
１２−データバスＤＢ−双方向性バッファ１５−白基準
個格納用ＲＡＭ１８へと送られ、格納される。 同時に、ピーク検出回路１７−１では、白基準板を読み
進む際に得られた信号の内置も高い値（ピーク値）を検
出する。そのピーク値は、Ａ／Ｄ変換基準値格納用レジ
スタ１７−２に格納される。格納されたピーク値は、各
基準値のセット終了後実際の原稿を読み込む際、Ａ／Ｄ
変換基準値格納用レジスタ１７−２−バッファ１３−Ｄ
／Ａコンバータ１１→アンプ３の経路でＡ／Ｄコンバー
タ５．６に堤供され、Ａ／Ｄ変換基準値として使用され
る。 黒基準値は、同様にして黒基準板を読み込み、例えば、
Ａ／Ｄコンバータ６−バッファ１２−データバスＤＢ−
双方向性バノファ１６−黒基準値格納用ＲＡ　Ｍ　１９
へと送られ、格納される。 いったん白基準個格納用ＲＡＭ１８に格納された白基準
値は、次のようにして補正され、セットし直される。 外部コントローラ８によって動作モードを白基単価補正
モードにする。制御回路１０からのアドレス信号によっ
て指定される白基準個格納用ＲＡＭ１８のビットの白基
準値が、マルチプレクサ２１−１　（これは、白基準個
格納用ＲＡＭ１８からのデータが送られて来る経路と、
後に実際の原稿を読んだ時に入って来るバッファ１２か
らのデータが送られて来る経路とが異なるので、それぞ
れのデータを受は入れる際、受は入れ窓口にそれらの経
路を切り換え接続するために設けられている）を経て加
算器２１−４の一方の入力端子に人力される。また、黒
基準個格納用ＲＡＭ１９の上記ビットに対応するビット
の黒基準値が、バッファ２１−２を経て加算器２１−４
の他方の入力端子に入力される。黒基準値は、次に述べ
る減算を行うため、反転した値で人力される。加算器２
１−４で、上記のようにして入力された値を基に「白基
準値−黒基単位」の減算を行い、両者の差を取る。差を
補正係数格納用ＲＯＭ２０に送る。 補正係数格納用ＲＯＭ２０には、白基準値と黒基準値と
の差に対応して予め決められている補正係数が対応表の
形で格納されている。 白基準値と黒基準値との差（黒基準値ベース）が入力さ
れると、補正係数格納用ＲＯＭ２０はその差に対応した
補正係数を出力し、減算に使用した白基準値格納用ＲＡ
Ｍ１Ｂの白基準値をその補正係数の値で置き換える。全
てのビットについてこの作業を終えたところで、白基準
値のセントは完了する。この置き換えを行っている間、
双方向性バッフ１１５，１６はハイインピーダンス状態
にされ、動作に関係ない部分との接続を遮断している。 黒基準値をベースにしたから、黒基準値はそのままであ
る。 以上のようにして、各基準値のセットが行われる。 （２）実際の原稿の読み込みおよびシェーディング補正
動作 外部コントローラ８により動作モードを実際の原稿を読
み取るモードに設定して、イメージセンサ１で実際の原
稿を読み込ませると、画像信号はＡ／Ｄ変換基準値格納
用レジスタ１７−２より提供されるピーク値を基準値と
してＡ／Ｄ変換される。使用するＡ／Ｄ変換器は、イメ
ージセンサ駆動回路９からの信号（チップイネイブル信
号）で指示される。そして、ハフノア１２−マルチプレ
クサ２１−１　　（上記モード設定によりバッファ１２
からのデータを受は入れるよう入力端子が選択されてい
る）−加算器２１−４の一方の入力端子へと送られる。 加算器２１−４の他方の入力端子には、黒基準値ベース
ＲＡＭＬ９の制御回路１０によって指定されたアドレス
に格納されている黒基準値（該画像信号を発したイメー
ジセンサ１のセンサユニットが黒基準板を読まされた時
に読み取って格納していた黒基準値）が読みだされ、バ
ッファ２１−２を経て送られて来る。制御回路１０も、
外部コントローラ８によってコントロールされる。 加算器２１−４で両者の差を取り、乗算器２】−５の一
方の入力端子へ送る。乗算器２１−５の他方の入力端子
には、白基準値格納用ＲＡＭ１８の制御回路１０によっ
て指定されたアドレスに格納されている白基準値（該画
像信号を発したイメージセンサ１のセンサユニットが白
基準板を読まされた時に読み取って格納していた白基準
値）が読み出され、タイミング調整用のバッファ２１−
３を経て送られて来る。乗算器２１−５の出力としては
、原画像信号と黒基準値との差に白基準値（補正係数）
を乗じた値が出ることになるが、これがシェーディング
補正された出力である。 シェーディング補正された出力は、マルチプレクサ２２
−バッファ２３−双方向バスドライバ２４を経て画像信
号処理回路外へ取り出される。また、シェーディング補
正出力は２値化処理回路２５にも導かれ、必要に応じて
単純闇値処理、中間調闇値処理、可変闇値処理等が行わ
れる。 （３）各基準値格納部の内容のチエツクと修正画像信号
処理回路の動作は、以上のようにして行われるが、各基
準値格納部の内容が時として意図しない異常な値になっ
ていることがある。例えば、白基準板に汚れた部分や破
損した部分があると、それに対応した基準値が異常な値
になってしまう。また、ピーク検出時に異常値が出たり
することがある。その他原因不明で異常値になることも
ある。 このような異常値が基準値として格納されたまま、実際
の原稿を読むと、画像の再現性は悪くなる。 本発明では、格納されている基準値に画像信号処理回路
外からアクセスしてチエツクすると共に、必要とあらば
修正するものである。 例えば、Ａ／Ｄ変換基準値格納用レジスタ１７−２の値
をチエツクする場合には、次のようにする。外部コント
ローラ８によって、動作モードをへ／Ｄ変換基準値読み
出しモードにする。すると、双方向性バッファ１４が開
放されると共に、双方向性バッファ１５．１６がハイイ
ンピーダンス状態とされ、Ａ／Ｄ変換基準値格納用レジ
スタ１７−２の値を双方向バスドライバ２４を経て画像
信号処理回路外へ読み出すことが出来る。読み出した値
は、マイコン等に入力してチエツクすることが出来る。 チエツクの結果、異常値と判断されると、動作モードを
Ａ／Ｄ変換基準値格納用レジスタ１７−２書き換えモー
ドにし、経路を逆に辿って正常値を入力して異常値と置
き換える。 白基準値格納用ＲＡＭ１Ｂの値を読み出す場合には、動
作モードを白基準値読み出しモードにする。すると、双
方向性バッファ１５が開放されると共に、双方向性バッ
ファ１４．１６がハイインピーダンス状態とされ、白基
準値を双方向パスドライバ２４を経て読み出すことが出
来る。この場合、制’＋’ＪＵ回路１０によりアドレス
の指示を順次変えて行き、各アドレスに格納されている
白基準値を次々と読み出す。読み出した値は、やはりマ
イコン等に入力してチエツクする。 チエツクの結果、あるビットの値が異常であることが発
見された時には、そのピントの適正値を前後のビットの
値から算出する（例えば、平均をとる）。そして、動作
モードを白基準値格納用ＲＡＭ１８書き換えモードにし
て、言亥当するビットの値を前記適正値で置き換える。 黒基準値についても、双方向性バッファ１６を通して同
様に読み出したり、書き換えたりすることが可能である
。　以上のように、本発明では双方向性バッファを利用
してデータバスをコントロールすることによって、画像
信号処理回路の各基準値の内容を外部へ読み出してチエ
ツクすると共に、外部から変更することが出来る。

【発明の効果】

以上述べた如く、本発明によれば、画像信号処理回路内
の各基準値格納部の内容を自由に読み出しくｒｅａｄ）
　シたり、書き換え（ｗｒｉｔｅ　）たりすることがで
きるようになったので、例えば、白基準板の汚れや破損
等に基づく異常な基準値を発見し修正して、画像の再現
性を向上させることが出来また、上記のｒｅａｄやｗｒ
ｉｔｅは、イメージセンサの読み取り速度に合わせて行
う必要はなく、それよりも充分に遅いスピードで行うこ
とができる。 従って、ｒｅａｄやｗｒｉｔｅをリアルタイムで行うよ
う回路を構成する必要がないので、安いコストで実施す
ることが出来る。

【図面の簡単な説明】

図・・・本発明の実施例にかかわる画像信号処理回路図 図において、ＡはＡ／Ｄ変換部、Ｂはシェーディング補
正部、Ｃは２値化処理部、ｌはイメージセンサ、２ない
し４はアンプ、５．６はＡ／Ｄコンバータ、７はインバ
ータ、８は外部コントローラ、９はイメージセンサ駆動
回路、１０は制御回路、１１はＤ／Ａコンバータ、１２
．１３はバ。 ファ、１４ないし１６は双方向性バッファ、１７は基準
データピーク検出部、１７−１はピーク検出回路、１７
−２はＡ／Ｄ変換基準値格納用レジスタ、１８は白基準
値格納用ＲＡ　Ｍ、１９は黒基準個格納用ＲＡＭ、２０
は補正係数格納用ＲＯＭ、２１はシェーディング補正演
算回路、２１−１はマルチプレクサ、２１−２．２１−
３はバッファ、２１−４は加算器、２１−５は乗算器、
２２はマルチプレクサ、２３はバッファ、２４は双方向
ハスドライバ、２５は２（ｉｉ化処理回路である。

Claims (1)

1. 【特許請求の範囲】 イメージセンサと、 Ａ／Ｄ変換基準値格納部を含み且つ該イメージセンサで
   読み込んだアナログ画像信号をディジタル画像信号に変
   換するＡ／Ｄ変換部と、 白基準値格納部を含み且つ該Ａ／Ｄ変換部からのディジ
   タル画像信号をシェーディング補正するシェーディング
   補正部と、 該シェーディング補正部によりシェーディング補正され
   た画像信号を２値化する２値化処理部とを備えた画像信
   号処理回路において、 前記Ａ／Ｄ変換基準値格納部および前記白基準値格納部
   から双方向性バッファを介して画像信号処理回路外へ通
   ずるデータバスを形成し、 各格納部の内容の画像信号処理回路外への読み出しや画
   像信号処理回路外からの変更を可能としたことを特徴と
   する画像信号処理回路。