JPH0117357B2

JPH0117357B2 -

Info

Publication number: JPH0117357B2
Application number: JP53162455A
Authority: JP
Inventors: Tadahiko Nakamura; Kenji Nakano
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1978-12-29
Filing date: 1978-12-29
Publication date: 1989-03-30
Also published as: JPS5592585A

Description

【発明の詳細な説明】本発明は、例えば電動機（モータ）よりベルト
等の回転伝達手段を介して駆動されるキヤプスタ
ンを有するビデオテープレコーダ（VTR）のキ
ヤプスタンサーボのようなサーボ系に関する。即
ち、通常のサーボループを有するモータより、ベ
ルト等を介して駆動される従動回転体の回転速度
を検出し、ベルト、ベルトプーリー等のバラツキ
による従動回転体の速度誤差をモータ自身のサー
ボループ内に持込むことなく吸収制御するサーボ
方式に関する。

従来のキヤプスタンサーボに於ては、低速回転
における高トルクの安価小型のモータの実現が難
かしいためにダイレクトドライブができず、ベル
ト或いは同等の回転伝達物により、キヤプスタン
を間接的に駆動し、モータに対してサーボをかけ
るという、オープンループのサーボ方式が普通で
ある。この時に問題となるのは、ベルトのたるみ
やスベリ或いはプーリ径の誤差等により、モータ
は正しく回転するようにサーボされてもキヤプス
タンでは正しい回転数が得られず、実際に駆動さ
れて走行するテープ速度には誤差が含まれている
点である。一般に互換性を満足するために、記録
時におけるテープ走行の精度は±0.1％〜0.2％が
必要とされており、この値は調整なしでは満たせ
ない。実際には、各機械毎に速度が規格内に収ま
るようキヤプスタン軸を交換するなどの様な事を
して、調整しなければならない欠点があつた。ま
た、キヤプスタン軸に周波数発電機（FG）のよ
うな検出器を設け、モータFGではなく、この軸
の回転によりサーボをかける。いわゆるキヤプス
タン軸をループ内に含む、クローズドサーボルー
プ方式に於ては、キヤプスタン軸の精度バラツキ
のみに速度ムラを起こす要因が限定されるので、
調整の必要はなくなるが、ベルトという周波数特
性の極めて良くない要素をサーボループ内に含む
ので、その周波数特性を補正する回路が必要にな
る。更に、キヤプスタン軸の回転は極めて低速で
あるために、速度サーボがなかなかロツクせず
に、立ち上り特性が悪いという問題があつた。ま
た、立ち上り特性改善のためには、歯数の多い
FGが必要になり、これは非常に高価になる。

本発明の目的は、サーボ系のモータとキヤプス
タンの如き回転体とを連結するゴムベルト等の誤
差を検出し、もつてこの誤差に従つて、モータサ
ーボの基準信号の位相を変更しキヤプスタンの回
転速度を所定の値に維持することにより従来装置
の上述した欠点を解消することにある。即ち、本
発明はベルトを介して間接的に駆動されるキヤプ
スタンの速度を所定の値に維持しようとするサー
ボ系に適用される。即ち間接的に駆動されるキヤ
プスタンの回転速度を検出する手段と、その検出
値によりサーボ基準信号の位相を変更することに
よりモータの速度ロツク位置を変更する手段とか
らなる。

この構成により、ベルト等の回転伝達体の精度
ムラによる速度誤差を手動調整することなしに自
動補正し、かつ上記誤差分をサーボループにフイ
ードバツクする周波数を適当に選ぶことによりベ
ルト等の周波数補償回路を不要とし更に立ち上り
特性を良好ならしめている。

以下、実施例として、VTRのキヤプスタンサ
ーボに関連して本発明をより詳細に説明する。

本発明を実施した基本的サーボブロツク図を第
１図に示す。図に於て、１はモータを示し例えば
直流モータでありベルト２を介してキヤプスタン
３を駆動する。キヤプスタン３は周知の如くピン
チローラ（図示せず）と共働して磁気テープを駆
動することになるが、本発明と直接関係ないので
不要な部分の説明は省略する。モータ１にはモー
タの回転速度を検出するモータ回転検出手段４
（以下モータFG（周波数発電機）４とする）、又キ
ヤプスタン３にはキヤプスタンの回転速度を検出
するキヤプスタン回転検出手段５（以下キヤプス
タンFG５とする）が夫々直結される。本実施例
ではキヤプスタンFG５は定常回転時に1.8Hzの回
転信号を出力し、又モータFG４は同じく定常回
転時に180Hzの回転信号を出力する様に設計され
ている。又基準信号源６より基準信号が基準信号
位相変更回路７を介して与えられており、又モー
タFG４の出力はサーボ回路８に与えられている。
前述の基準信号位相変更回路７では、キヤプスタ
ンFG５より得られる回転信号の周波数に従つて
基準信号の位相を変更して次段のサーボ回路８に
与えることになる。従つてキヤプスタンFG５の
出力の周波数を計測する周波数計測回路９が設け
られていて、その検出出力を位相変更回路７に制
御信号として供給している。

第１図のような構成のサーボ回路において、最
終目標はキヤプスタン３の回転数を定められた値
にすること、即ちキヤプスタンFG５の出力回転
信号の周波数を正しく1.8Hzにすることである。
今ベルト２による誤差がないと仮定すれば、キヤ
プスタンFG５の出力が正しく1.8Hzになつている
時には、モータFG４の出力は180Hzの回転信号に
なる。しかし前述のようにベルト系による回転結
合に誤差があるとモータFG４の出力が正しく180
Hzになるようにモータ１を制御しても、キヤプス
タンFG５の出力は例えば1.8Hz以下になり、従つ
てキヤプスタン３の回転数は所定の値以下になつ
てしまう。そのため本発明においては、ベルト系
の誤差を見込んでモータ１を回転させるために、
サーボ回路８に与える基準信号の位相をキヤプス
タンFG５の周波数に従つて変更するようにし、
キヤプスタンFG５の出力周波数を正しく1.8Hzに
なるようにサーボ回路を構成する。

なおキヤプスタンFG５の周波数誤差を検出し
て、サーボ回路８におけるモータ速度誤差に重畳
することが考えられるが、この場合、サーボ回路
８はモータ１の速度誤差とベルト２で発生するキ
ヤプスタン３の速度誤差とを区別し得ないので、
モータFG４によるサーボループとの干渉が生じ、
系が不安定になる。

本発明の具体実施例はデジタル技術を導入した
サーボ回路に従つて説明される。

即ちデジタル型誤差検出器よりなるサーボ回路
８は基本的には全て論理回路で実現できるため、 (1) 高精度の制御が達成できる。

(2) 部分のバラツキによる調整を回避できる。

(3) 温度及び経時変化がない。

(4) 高集積化が可能である。

従つてベルト系誤差の無調整化が実現できる本
発明の思想は、デジタルサーボ回路に応用すると
一層有利である。

さて本発明の実施されているデジタルサーボ回
路は大きく分けて速度サーボ部、位相サーボ部及
び周波数変更部と分類することが出来、先ず第２
図に示す速度サーボ部及び第３図に示す位相サー
ボ部の説明を行う。この速度サーボ部及位相サー
ボ部は先に同一出願人の提出した「デジタルサー
ボ回路」特願昭53−7404の考え方をそのまま用い
ている。

先ず第２図より速度サーボ部について説明を加
えると、端子５０及び５２に与えられるFGA及
びFGB信号はキヤプスタンモータ７６に取付け
られその回転に直接応じる周波数発電機１０から
の回転信号より得られる。即ち端子４０にはこの
略360Hzの回転信号が与えられ、それは増幅器４
２により増幅され、フリツプフロツプ４４に与え
られる。フリツプフロツプ４４からの相補出力は
それぞれ微分回路４６，４８を介してFGA信号
端子５０及びFGB信号端子５２に与えられる。
第４図ａはFG信号波形、ｂはフリツプフロツプ
４４の状態を表わす波形（Ｑ出力）、ｃ及びｄは
それぞれ微分回路４６，４８の出力FGA、FGB
信号を示す。従つて実際にサーボ用に用いられる
信号FGA、FGBは夫々180Hzのパルス信号とな
る。

FGA、FGB信号は増幅器５１，５３によつて
増幅され、増幅されたFGA信号は速度サーボ用
遅延回路DL５４によつて所定量遅延され、フリ
ツプフロツプ５６のセツト入力に与えられる。一
方増幅されたFGB信号はフリツプフロツプ５６
のリセツト入力に直接与えられフリツプフロツプ
５６は出力パルスFF₁を出力する。この遅延回路
５４は、後述するようにFGA及びFGB信号間の
時間長をカウンタで計数しそのカウント値をモー
タに与える速度指令電圧に対応させる際に、この
カウント操作及び構成の簡便化のためのものであ
るため必ずしも必要なものではない。

一方、縦続接続したフリツプフロツプ５８，６
０が設けられている。フリツプフロツプ５８のセ
ツト入力は増幅されたFGB信号を受け、フリツ
プフロツプ６０のセツト入力はフリツプフロツプ
５８の出力FF₃を受ける。フリツプフロツプ６０
の出力FF₁₀はこれら２つのフリツプフロツプ５
８，６０のリセツト入力となる。フリツプフロツ
プ６０のクロツク入力CPには後述するタイミン
グ信号f_c3がクロツク発生カウンタ６２の出力ラ
イン６２ａから与えられる。

このカウンタ６２は例えば3.58MHzのクリスタ
ル６４を有する発振器を含み、６つの異なつた周
波数のタイミングクロツク信号を発生する。出力
ライン６２ｂのクロツクf_c0は周波数が3.58MHzと
され、例えば1024進のカウンタ６６のクロツク入
力CPに与えられる。このカウンタの最大ビツト
位置あるいはカウンタが０に戻るタイミングを示
すMSD信号は図示するように立ち下がり信号と
して微分回路６８に与えられ、次いで、フリツプ
フロツプ７０のリセツトパルスとなる。一方、出
力ライン６２ａのタイミングパルスf_c3はフリツ
プフロツプ７０のセツト入力となる。フリツプフ
ロツプ７０の出力FF₂はパルス巾が変調された
PWM出力であり、この繰返し周期はセツトパル
スであるf_c3クロツクによつて決定され、リセツ
トパルスは出力パルスFF₂のデユーテイ比を決定
しモータ７６への附勢電力レベルを決定する。

フリツプフロツプ７０の出力パルスFF₂は積分
器７２で直流化され、次いでモータ駆動増幅器７
４で電力増幅されたモータ７６を駆動することに
なる。

バツフアカウンタ６６は後述する態様でリセツ
トされ、このリセツトするタイミングはサーボエ
ラーに依存しPWM用のフリツプフロツプ７０の
リセツト信号のタイミングを変え、従つてモータ
附勢電力レベルをサーボエラーに従つて変更す
る。

バツフアカウンタ６６のリセツトのタイミング
は速度検出カウンタ７８のMSD出力即ち最大ビ
ツトの立下りによつて決定される。このカウンタ
７８も上述したバツフアカウンタ６６と同様1024
進のカウンタとされる。このカウンタ７８は、
ANDゲート８２でFF₁パルスによつてストロー
ブした略895KHzのf_c1クロツクと、ANDゲート８
４でFF₁₀出力によつてストローブしたf_c0クロツ
クと、ANDゲート８６で後述する位相サーボ部
分からのMDF出力によつてストローブしたf_c1ク
ロツクとをORゲート８８を介してクロツク入力
CPで受ける。尚f_c1クロツクはカウンタ６２の出
力線６２ｃより得られる。また、リセツト信号と
しては増幅されたFGA信号がFGA増幅器５１か
らFGA′信号として受ける。カウンタ７８のMSD
信号の立ち下がり出力は微分回路９０で微分さ
れ、次いでANDゲート８０でFF₁₀出力によりゲ
ートされ、バツフアカウンタ６６にリセツト入力
として与えられる。かくしてパルスFF₁₀の発生
毎にサーボエラーの修正が行なわれる。

第３図は位相サーボ回路部分を示し、その出力
はMDF信号として第２図の速度回路部分のAND
ゲート８６の入力に与えられる。第３図で端子１
００にはFGBパルスを分周器９８（第２図）で
１／６に分周したFGC信号（第４図ｅ）が与えられ
る。一方端子１０２にはサーボ基準たる基準パル
ス信号FSMが与えられる。本発明によれば、こ
の基準信号FSMは略30Hzの周波数パルスである
が、後述するように、キヤプスタンモータ７６に
よりベルト等の伝達手段を介して駆動されるキヤ
プスタン軸に取付けられた周波数発電機からの回
転信号の計測に基ずいて位相が変更されている。
端子１００よりのFGC信号は増幅器１０４及び
遅延回路１０６を介してフリツプフロツプ１０８
のセツト入力に供給され、一方、端子１０２の基
準パルスFSMはそのリセツト入力に与えられる。
即ち、フリツプフロツプ１０８の出力は端子１０
２よりの基準信号FSMに対するキヤプスタンモ
ータの位相差（固定遅延を含んだ）を示す。この
フリツプフロツプ１０８の出力はANDゲート１
１０に於てf_c2クロツクのためのストローブ信号
となる。このf_c2クロツクは略112KHzとなされ、
カウンタ６２の出力線６２ｄより得られる。

一方、速度制御ループのFF₁₀出力と同様なゲ
ート信号FF₂₁を与える２つの縦続接続したフリ
ツプフロツプ１１２，１１４が設けられている。
第１のフリツプフロツプ１１２のセツト入力は端
子１０２よりの基準信号パルスFSMを受けるこ
とを除き、この回路構成は速度ループの上述した
フリツプフロツプ５８，６０の回路構成と同じで
ある。

フリツプフロツプ１１４の出力パルスFF₂₁は
ANDゲート１１６に於てf_c0クロツクのストロー
ブ信号として働く。ANDゲート１１０，１１６
の出力はORゲート１１８を介して位相誤差検出
カウンタ１２０のブロツク入力として与えられ
る。このカウンタ１２０は例えば256進カウンタ
であり、増幅されたFGC信号即ち増幅器１０４
の出力FGC′によつてリセツトされる。カウンタ
１２０のMSD出力は微分回路１２２を介して
ANDゲート１２４に於てFF₂₁出力によりゲート
され、次いで位相ループ用バツフアカウンタ１２
６のリセツト入力に与えられる。

カウンタ１２６は例えば256進カウンタであり、
ANDゲート１２８に於て後述するシフト信号
T_SFTでストローブされたf_c1クロツクと、ANDゲ
ート１３０でFF₂₁信号でストローブされたf_c0ク
ロツクをORゲート１３２を介してクロツク入力
CPで受ける。カウンタ１２６のMSD信号の立ち
下がりエツジは微分回路１３４で微分され、この
微分パルスはフリツプフロツプ１３６のリセツト
入力に与えられる。フリツプフロツプ１３６のセ
ツト入力はFGA′信号を受け、この出力は前述の
速度ループに与えられるMDF信号となる。

上述したT_SFT信号はフリツプフロツプ１４０、
ANDゲート１４４、256進のカウンタ１４２より
なる回路によつて得られる。フリツプフロツプ１
４０はそのセツト入力にFGA′信号が与えられ、
リセツト入力にはカウンタ１４２が256のカウン
ト値になつたことを表わす信号が与えられる。フ
リツプフロツプ１４０のＱ出力からはT_SFT信号が
得られ、出力はカウンタ１４２をリセツトする
信号を与える。カウンタ１４２はそのクロツク入
力にT_SFT信号でストローブしたf_c1クロツクを受け
る。

第４図は第２図及び第３図の速度及び位相ルー
プよりなるデジタルサーボの動作を説明するため
の波形図であり、ｃは端子５０に与えられる
FGA信号、ｄは端子５２に与えられるFGB信号、
ｅは端子１００に与えられるFGC信号、ｆは端
子１０２に与えられる周波数の変化された基準信
号FSMである。

FGC信号はFGB信号を1/6に分周したことによ
り得られる30Hzの周波数となつている。従つて
FGCパルス間にはそれぞれ６つのFGA及びFGB
パルスが存在する。

ｇは遅延回路１０６の出力を示し、FGCパル
スの位置で立ち上り、所定量の遅延の後に立ち上
がる。ｈはフリツプフロツプ１０８の出力波形を
示す。即ち、ｇの遅延回路出力の立ち下がりで立
ち上がり、ｆの基準信号FSMの位置で立ち下が
る。ｉはフリツプフロツプ１１２の出力パルス
FF₂₀の波形を示す。これは基準信号FSMの位置
で立ち上がり、ｊに示すタイミング信号f_c3の到
来で立ち下がる。ｋはフリツプフロツプ１１４の
出力FF₂₁の波形を示し、フリツプフロツプ１１
２のリセツトの時点でセツトされ次のタイミング
パルスf_c3の到来でリセツトされる。従つて、カ
ウンタ１２０は端子１００よりのFGCパルスと
端子１０２よりの基準信号FSMとの位相差に関
連した時間、つまりフリツプフロツプ１０８のパ
ルス期間ｈはf_c2クロツクをカウントし、次いで
FF₂₁の期間f_c0クロツクをカウントするがこの
FF₂₁の中間の位置でカウンタ１２０はMSD出力
を生じるように設計される。つまり、位相誤差量
が大きければそれだけフリツプフロツプ１０８の
出力期間は長くなり、f_c2クロツクのカウント量
も多くなるため、FF₂₁期間（周期）でのf_c0クロ
ツクのカウント量は逆に少くなり、このカウンタ
１２０のMSD出力のタイミングは早くなる。
ANDゲート１２４はMSD微分パルスのFF₂₁の期
間内に生じたものだけを有効にするように働く。
従つて位相ループ用バツフアカウンタ１２６は位
相誤差の大きさに応じてリセツトタイミングが信
号FF₂₁の存在する時のみ変化せしめられる。位
相誤差検出カウンタ１２０はFGC信号のタイミ
ングでリセツトされる。従つて位相ループ用バツ
フアカウンタ１２６は同じ位相誤差情報即ち
MDF信号を６回速度ループに導入する。この目
的のため、バツフアカウンタ１２６のクロツク入
力の制御用にT_SFT信号が使用される。第４図のｏ
はこのT_SFT信号の波形を示す。このT_SFTパルスは
各FGAパルスの到来により生じ、T_SFTパルスの
期間にバツフアカウンタ１２６が１回転する区間
を有することが必要である。即ち、バツフアカウ
ンタ１２６は測定した位相誤差を６回保持するよ
うにされる。バツフアカウンタ１２６のMSD出
力の立下り信号は位相誤差検出カウンタ１２０の
出力に関連した誤差情報を６回保持した形でフリ
ツプフロツプ１３６のリセツト入力に供給され
る。故に、フリツプフロツプ１３６のMDF出力
はFGA信号の到来でオンになり、位相誤差を表
わす巾を持つことになる。

第４図のｌは第２図の速度ループのFGA信号
の遅延回路５４の出力を示し、ｍはフリツプフロ
ツプ５６の出力FF₂₁を示し、ｎはMDF信号を示
す。また、第５図は速度ループの働きを説明する
ための波形図である。

第５図ａはFGA信号、ｂはFGB信号、ｃは
FGA信号に応じて立ち上がり、所定の固有の時
間の後に立ち下がる遅延回路５４の出力、ｄはこ
の立ち下がりに応じてセツトされ、かつFGB信
号に応じてリセツトされるフリツプフロツプ５６
の出力FF₁である。ｅは位相ループからのMDF
信号でありFGA信号により立ち上がり位相誤差
を表わす立ち下がりエツヂを有している。。
FGA′信号によりリセツトされる速度検出カウン
タ７８はこのMDF信号期間の間f_c1クロツクをカ
ウントする。即ち、位相項はカウンタ７８のカウ
ント値の初期値を変えることによつて速度ループ
中に導入される。ｆはT_SFT信号を示し、これは同
様FGA信号に応じて立ち上がり所定の長さ即ち
上述したように位相ループ用バツフアカウンタ１
２６を６回転させる目的のために使用される。

速度検出用カウンタ７８は、また、信号FF₁の
期間の間f_c1クロツクをカウントする。上述した
ようにFF₁の期間は速度項を表わしている。

第５図ｇは位相及び速度項を示すPWM出力の
繰返し周期を定めるf_c3信号を示し、ｈはPWM出
力発生用のフリツプフロツプ７０の出力である
FF₂を示す。FF₂はf_c3タイミングパルスの位置で
立ち上がり位相及び速度項の大きさに応じた期間
の終了で立ち下がる。ｉはフリツプフロツプ５８
の出力FF₃で、これはFGBパルスの到来で立ち上
がり、次に時間的に続くf_c3タイミングパルスの
生起で立ち下がる。第５図ｊではFF₃の立ち下が
りに応じて立ち上がりかつ次のf_c3タイミングパ
ルスに応じて立ち下がるFF₁₀信号を示す。この
FF₁₀信号はANDゲート８４に与えられ、クロツ
クf_c0をストローブしてORゲート８８を介して速
度検出用カウンタ７８のクロツク入力にf_c0クロ
ツクを供給する。FF₁₀期間の途中f_c0クロツクの
供給でカウンタ７８がカウントアツプし、それに
よりカウンタ７８がMSD立ち下がりエツジを出
力すると、これは速度ループ用バツフアカウンタ
６６をリセツトする。これはこのバツフアカウン
タ６６のMSDエツジを生じさせこれによりFF₂
信号の立ち下がりの位置（矢示位置）のタイミン
グを決定させる。以後のFF₂の立ち下がり位置は
次のリセツトパルスの到来までバツフアカウンタ
の立ち下がりに従うことになる。

さて、第１図にて説明した基準信号位相変更回
路７及び周波数計測回路９の構成は、第６図によ
り示されている。第２図で示すようにモータ７６
はベルト等を介してキヤプスタン３を駆動し、こ
のキヤプスタン３からは1.8HzのキヤプスタンFG
信号CFGが得られるように構成される。先に述
べたように本発明におけるサーボ回路はCFG信
号が正しく1.8Hzになる様に制御するものであり、
このため、キヤプスタンFG信号の周波数を計測
するための971進のカウンタ２２０が設けられる。
このカウンタ２２０は第１図の周波数計測回路９
に対応し、第６図の他の部分が基準信号位相変更
回路７に対応する。先ず入力端子２００には第２
図における周波数発電機５より得られたCFG信
号がＤ−フリツプフロツプ２０２に与えられ、ク
ロツク信号f_c5と同期される。このクロツク信号
f_c5は例えば第２図に示すカウンタ６２の出力線
６２ｅより得られ、約224KHzの周波数のクロツ
クである。

Ｄ−フリツプフロツプ２０２で同期された出力
信号はＴ−フリツプフロツプ２０４をその立下り
エツヂでトリガーすると共に微分回路２０６で作
られるリセツトパルスによりカウンタ２２０をリ
セツトする。又カウンタ２２０がクロツク信号
f_c4をＴ−フリツプフロツプ２０４の出力パルス
FX₁が高レベルの時のみ数えるようにANDゲー
ト回路２０８が設けられ、フリツプフロツプ２０
４の出力パルスFX₁によりゲートされたf_c4クロツ
クがカウンタ２２０のクロツク端子CPに与えら
れる。f_c4クロツクは第２図のカウンタ６２の出
力線６２ｆより取出され、本実施例では約1.75K
Hzに選ばれる。従つて出力パルスFX₁の高レベル
の期間f_c4クロツクを971コカウントするとカウン
タ２２０が０にもどる状態が設計中心値であり、
サーボとしてはこの状態が得られるように制御ル
ープが働く。

第７図ａは端子２００に入力される波形整形さ
れたCFG信号、又第７図ｂはＴ−フリツプフロ
ツプ２０４の出力FX₁を示す。又第３図で説明し
た位相の変更された基準信号FSMは同期カウン
タ２４０より出力される。この基準信号FSMは
略30Hzではあるが、先に述べたようにCFG信号
の計測結果により0.9Hz毎に位相が変更される。
即ちＴ−フリツプフロツプ２０４の出力FX₁が
“１”より“０”に変つたあとの基準信号FSMの
１周期期間（FMDにて定義されている）にカウ
ンタ２４０に対し誤差が導入される。この期間を
示す信号FMDはＤ−フリツプフロツプ２１０及
び２１２及びANDゲート２１４で作られる。即
ち信号FX₁を基準信号FSM（第７図ｃ）で同期さ
せることにより、Ｄ−フリツプフロツプ２１０の
出力FX₄（第７図ｄ）及びＤ−フリツプフロツプ
２１２の出力FX₅（第７図ｅ）を得、アンドゲー
ト２１４には信号FX₄の反転出力₄と信号FX₅
が与えられ、第７図ｆに示す信号FMDが得られ
る。

先に述べた計測カウンタ２２０では略0.9Hz毎
にしか計測結果が出ないので、次の計測結果が得
られるまで同じ誤差（この場合時間タイミングと
なる）を与えるためのバツフアカウンタ２６０が
設けられている。このバツフアカウンタは１２８
進のカウンタで後で定義する区間信号FXSHTの
“１”の区間中にf_c5クロツク信号を数え128で一
巡するようになされているが、設計上は区間
FXSHTの初まりから64個即ち半分数えた所で０
に戻るように設計し、このタイミングは微分回路
２７８でトリガーパルス化されフリツプフロツプ
２８０のセツト入力に与えられる。

さて先の信号FXSHTは基準信号FSMの発生
毎にf_c4クロツク信号に同期して発生する。その
ためフリツプフロツプ２４８及びＤ−フリツプフ
ロツプ２５０が設けられ、Ｄ−フリツプフロツプ
２５０の出力がFXSHT信号となり、第７図ｊに
て示す。第７図ｇは時間軸の変更された基準信号
FSMを示し、同じ時間軸によつて第７図ｈの信
号FMD及び第７図ｉの信号FXSHTが描かれて
いる。又この信号FXSHTはf_c4クロツクに同期し
ている。第７図ｊ以下に更に時間軸を変更したタ
イムチヤートで説明すると、第７図ｊがf_c4クロ
ツクを示し、第７図ｋが信号FMDである。この
信号FMDの立上りは基準信号FSMに同期してい
ることになる。又先のFXSHT信号（第７図ｌ）
は更にＤ−フリツプフロツプ２５２に入力され、
f_c5クロツク（第７図ｎ）で同期されることによ
り、f_c5クロツクの１クロツク分だけ遅延された
信号FXSHTDL（第７図ｍ）が作られている。

さて先に述べたカウンタ２２０の出力はフリツ
プフロツプ２１８をセツトし、このフリツプフロ
ツプ２１８は、FXSHTDL信号を微分回路２１
６に供給して得られるトリガーパルスでリセツト
される。フリツプフロツプ２１８の出力は第７図
ｐに示されFAST信号として定義されている。こ
の信号は信号FMDの発生区間で、かつ信号
FXSHTの存在区間に高レベルであれば、キヤプ
スタン３の回転が遅い事を意味し、逆に低レベル
であれば早い事を意味する。従つてキヤプスタン
３の回転が早い時には信号FMD区間におけるカ
ウンター２６０に供給するf_c5クロツクの数を１
つ増し、遅い時には１つ減らすことにより誤差の
補正を行う。

f_c5クロツクを１つ増すロジツク信号は、２つ
のANDゲート２６２，２６４に対してFXSHT、
FAST、FXSHDLを与えることにより得られ、
ORゲート２６８を介しANDゲート２７２に供給
される。ANDゲート２７２には信号FMDが与え
られ、ORゲート２６８の出力は信号FMDの区間
のみ有効とされる。このANDゲート２７２の出
力はORゲート２７４を介してANDゲート２７６
に供給され、f_c5クロツクをANDゲート２７６が
ゲートすることになる。従つて、この場合には、
カウンタ２６０の最上位桁MSDの立下りのタイ
ミングがf_c5クロツクの１クロツク分遅くなる。

逆にf_c5クロツクを１つ減らす場合には、AND
ゲート２６６に信号FXSHT，FXSHTDL及び
FAST信号を与えることによりf_c5クロツク用ゲ
ート信号が得られることになる。この場合には、
カウンタ２６０の最上位桁MSDの立下りタイミ
ングf_c5のクロツクの１クロツク分早くなる。又
信号FMD区間でないFXSHTの区間ではANDゲ
ート２７０で所定巾のゲート信号が作られ、OR
ゲート２７４を介してANDゲート２７６に与え
られている。即ち区間に生ずるカウンタ２
６０の一巡による自己リセツトで生ずる最上位桁
の立下りのタイミングがキヤプスタンの速度情報
を示し、FMD区間では同じ情報を保持してカウ
ンタ２６０は回転している。このカウンタ２６０
自己リセツトで生ずる最上位桁の立下りのタイミ
ングは前に述べたように微分回路２７８でトリガ
ーパルスにされ、フリツプフロツプ２８０をセツ
トし、信号FX₁₁を出力する。フリツプフロツプ
２８０は信号FXSHTの立上り部でリセツトさ
れ、この出力信号のFX₁₁はインバータ２８２で
FF₁₁信号（第７図ｏ）とされてANDゲート２４
４に供給されている。

カウンタ２４０はANDゲート２４２で信号
FXSHTによりゲートされるf_c5クロツクと、信号
FXSHTと₁₁とでゲートされるf_c5クロツクと
ORゲート２４６をへて与えられ、自己リセツト
パルス即ち基準信号FSMを出力することになる。
この場合、カウンタ２４０は信号の期間
はf_c5クロツクを計数して巡環し、自己リセツト
パルスを出力する。またFXSHT信号の期間で
は、₁₁信号の立下りのタイミングが、既述の
ようにFAST信号があるときf_c5クロツクの１ク
ロツク分遅くなるので、カウンタ２４０の自己リ
セツトパルスのタイミング１クロツク分早くな
る。また信号があるとき、₁₁信号の立
下りのタイミングが１クロツク分早くなるので、
カウンタ２４０の自己リセツトパルスのタイミン
グが１クロツク分遅くなる。従つて基準信号
FSMの発生タイミングは約0.9Hz毎にf_c5クロツク
の１クロツク分だけ計測結果に従つて早められ又
は遅められる。このため、キヤプスタンの回転速
度に応じて第３図の位相サーボ系の基準信号
FSMが変調されて、この変調分が位相誤差に含
められ、更に位相誤差が第２図の速度サーボ系に
重畳される。この結果、モータ１の回転速度がキ
ヤプスタンの回転に応じて調整される。

本発明は上述のように、キヤプスタン駆動モー
タ１と、該キヤプスタン駆動モータ１とベルト結
合されて駆動されるキヤプスタン３と、上記キヤ
プスタン駆動モータ１の回転を検出するモータ回
転検出装置４と、サーボ基準信号発生装置６と、
該サーボ基準信号発生装置６よりのサーボ基準信
号と上記モータ回転検出装置よりのモータ回転信
号とにより、上記のキヤプスタン駆動モータ１に
対する駆動信号を得るモータサーボ回路８とを備
えたキヤプスタンサーボ装置に適用される。

サーボ基準信号発生装置６は、第２図において
カウンタ６２により構成され、各種基準信号f_c0
〜f_c5をクロツクパルスの形で供給する。

上記キヤプスタンの回転を検出するキヤプスタ
ン回転検出装置５と、該キヤプスタン回転検出装
置５よりのキヤプスタン回転信号CFGを受け、
その周期の測定により周波数を計測して上記サー
ボ基準信号発生装置６よりの第１の基準信号f_c4
と比較し、基準より速いか又は遅いかの制御信号
（FAST，）を形成する周波数計測回路
（第６図のカウンタ２２０、フリツプフロツプ２
１８等）とを設けてある。

上記制御信号に従つて速度補正量を保持する保
持回路（第６図のカウンタ２６０）が設けられ、
周波数計測回路で得られた計測結果に対応する補
正量を例えばカウンタ２６０の出力の位相情報の
形で保持している。

上記保持回路の出力及びサーボ基準信号発生装
置６からの所定クロツクf_c5が供給されるゲート
回路（ゲート２４２〜２４６）並びにこのゲート
回路の出力クロツクを計数するカウンタ２４０で
もつて基準信号位相変更回路７を構成し、上記速
度補正量に従つて上記カウンタのクロツク計数量
を補正することにより位相が変更された第２の基
準信号（FSM）を発生させている。

上記モータサーボ回路８は、上記第２の基準信
号FMSと上記モータ回転装置４の第１の出力
FGCとを入力とする位相サーボ回路及び上記サ
ーボ基準信号発生装置６よりの第３の基準信号
f_c1と上記モータ回転検出装置４の第２の出力
FGA，FGBとを入力とする速度サーボ回路から
成り、上記位相サーボ回路及び速度サーボ回路の
各制御量を加算して上記キヤプスタン駆動モータ
に供給する駆動信号を形成する。

この構成により、上記キヤプスタン回転信号の
周波数があらかじめ定められた周波数となる様に
成されている。

従つて本発明によると、キヤプスタンモータと
キヤプスタンとの間のベルトによつて生ずる速度
誤差を修正することができる。特に伝達関数が不
安定なベルトをモータサーボループに入れること
なく、しかもモータサーボループと干渉しないよ
うにキヤプスタンの速度誤差の修正ループをモー
タサーボ系に付加することができるので、キヤプ
スタンの速度誤差を補償するための制御信号によ
つてサーボループの安定性が損なわれるような不
都合が生じない。

【図面の簡単な説明】

第１図は本発明の一実施例を示すサーボ回路の
ブロツク図、第２図は第１図のサーボ回路の速度
サーボ部の回路図、第３図は位相サーボ部の回路
図、第４図は第３図の動作を説明するための波形
図、第５図は第２図の動作を説明するための波形
図、第６図は第１図の基準信号位相変更回路及び
周波数計測回路の回路図、第７図は第６図の動作
を説明するための波形図である。なお図面に用いられている符号において、１…
…モータ、２……ベルト、３……キヤプスタン、
４……モータ周波数発電機、５……キヤプスタン
周波数発電機、６……基準信号源、７……基準信
号位相変更回路、８……サーボ回路、９……周波
数計測回路である。

Claims

【特許請求の範囲】１キヤプスタン駆動モータと、該キヤプスタン
駆動モータとベルト結合されて駆動されるキヤプ
スタンと、上記キヤプスタン駆動モータの回転を
検出するモータ回転検出装置と、サーボ基準信号
発生装置と、該サーボ基準信号発生装置よりのサ
ーボ基準信号と上記モータ回転検出装置よりのモ
ータ回転信号とにより、上記のキヤプスタン駆動
モータに対する駆動信号を得るモータサーボ回路
とを備えたキヤプスタンサーボ装置に於いて、上記キヤプスタンの回転を検出するキヤプスタ
ン回転検出装置と、該キヤプスタン回転検出装置よりのキヤプスタ
ン回転信号を受け、その周期の測定により周波数
を計測して上記サーボ基準信号発生装置よりの第
１の基準信号と比較し、基準より速いか又は遅い
かの制御信号を形成する周波数計測回路と、上記制御信号に従つて速度補正量を保持する保
持回路と、上記保持回路の出力及び所定クロツクが供給さ
れるゲート回路並びにこのゲート回路の出力クロ
ツクを計数するカウンタから成り、上記速度補正
量に従つて上記カウンタのクロツク計数量を補正
することにより位相が変更された第２の基準信号
を発生する位相変更回路と、上記第２の基準信号と上記モータ回転装置の第
１の出力とを入力とする位相サーボ回路及び上記
サーボ基準信号発生装置よりの第３の基準信号と
上記モータ回転検出装置の第２の出力とを入力と
する速度サーボ回路から成り、上記位相サーボ回
路及び速度サーボ回路の各制御量を加算して上記
キヤプスタン駆動モータに供給する駆動信号を形
成する上記モータサーボ回路とを具備し、上記キ
ヤプスタン回転信号の周波数があらかじめ定めら
れた周波数となる様に構成したキヤプスタンサー
ボ装置。