JPH0117334B2 - - Google Patents
Info
- Publication number
- JPH0117334B2 JPH0117334B2 JP57102373A JP10237382A JPH0117334B2 JP H0117334 B2 JPH0117334 B2 JP H0117334B2 JP 57102373 A JP57102373 A JP 57102373A JP 10237382 A JP10237382 A JP 10237382A JP H0117334 B2 JPH0117334 B2 JP H0117334B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- parallel operation
- switching power
- supply control
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
（技術分野の説明）
本発明は電源制御方式に関し、特に制御用にマ
イクロプロセサを使用した並列運転電源制御方式
に関する。
イクロプロセサを使用した並列運転電源制御方式
に関する。
（従来技術の説明）
従来、この種の並列運転電源制御方式では、並
列運転されるそれぞれの電源制御モジユールに対
して、定格出力電流付近に動作点を有する出力電
圧垂下回路を設けていた。この出力電圧垂下回路
は一つの電源制御モジユールに出力電流が集中し
ようとすると定格出力電流付近で出力電圧が低下
し始めるため、それ以上の電流の増加を防止する
というものである。したがつて、並列接続される
それぞれの電源制御モジユールの出力電流はほと
んど平衡していないため、普通は一部の電源制御
モジユールに対して常に大きな電流が流れて大き
な負荷が加わり、信頼性の面で不都合な結果を生
ずるという欠点があつた。一方、出力電流を平衡
させようとすると、定格出力電流以下での出力イ
ンピーダンスは非常に小さいため調整に手間ど
り、また調整後の安定性に欠けるという欠点があ
つた。
列運転されるそれぞれの電源制御モジユールに対
して、定格出力電流付近に動作点を有する出力電
圧垂下回路を設けていた。この出力電圧垂下回路
は一つの電源制御モジユールに出力電流が集中し
ようとすると定格出力電流付近で出力電圧が低下
し始めるため、それ以上の電流の増加を防止する
というものである。したがつて、並列接続される
それぞれの電源制御モジユールの出力電流はほと
んど平衡していないため、普通は一部の電源制御
モジユールに対して常に大きな電流が流れて大き
な負荷が加わり、信頼性の面で不都合な結果を生
ずるという欠点があつた。一方、出力電流を平衡
させようとすると、定格出力電流以下での出力イ
ンピーダンスは非常に小さいため調整に手間ど
り、また調整後の安定性に欠けるという欠点があ
つた。
（発明の目的の説明）
本発明の目的は並列運転電源制御モジユールと
２台以上のスイツチング電源モジユールとの内部
にマイクロプロセサを使用し、並列運転電源制御
モジユールでは並列接続された各スイツチング電
源モジユールの出力電圧を検出し、これを安定化
するためのパルス幅情報をデイジタルデータとし
てスイツチング電源モジユールに送出し、一方、
各スイツチング電源モジユールでは負荷条件に関
係なく各出力電流間で十分な均一性が得られるよ
うに補正データを発生し、これをもとにして形成
した制御パルスによつて内蔵しているDC−DCコ
ンバータを制御し、安定な並列運転ができるよう
に構成した並列運転電源制御方式を提供すること
にある。
２台以上のスイツチング電源モジユールとの内部
にマイクロプロセサを使用し、並列運転電源制御
モジユールでは並列接続された各スイツチング電
源モジユールの出力電圧を検出し、これを安定化
するためのパルス幅情報をデイジタルデータとし
てスイツチング電源モジユールに送出し、一方、
各スイツチング電源モジユールでは負荷条件に関
係なく各出力電流間で十分な均一性が得られるよ
うに補正データを発生し、これをもとにして形成
した制御パルスによつて内蔵しているDC−DCコ
ンバータを制御し、安定な並列運転ができるよう
に構成した並列運転電源制御方式を提供すること
にある。
（発明の構成と作用の説明）
本発明による並列運転電源制御方式は上位制御
装置と、並列運転電源制御モジユールと、２台以
上のスイツチング電源モジユールと、論理装置と
から成立つものである。
装置と、並列運転電源制御モジユールと、２台以
上のスイツチング電源モジユールと、論理装置と
から成立つものである。
並列運転電源制御モジユールはマイクロプロセ
サと、クロツク信号発生部と、レジスタ部と、プ
ログラムメモリと、Ｉ／Ｏポートと、Ａ／Ｄ変換
部とを具備している。また、それぞれのスイツチ
ング電源モジユールはマイクロプロセサと、クロ
ツク信号発生部と、レジスタ部と、プログラムメ
モリと、Ｉ／Ｏポートと、Ａ／Ｄ変換部と、駆動
パルス発生部と、DC−DCコンバータと、アツテ
ネータとを具備している。
サと、クロツク信号発生部と、レジスタ部と、プ
ログラムメモリと、Ｉ／Ｏポートと、Ａ／Ｄ変換
部とを具備している。また、それぞれのスイツチ
ング電源モジユールはマイクロプロセサと、クロ
ツク信号発生部と、レジスタ部と、プログラムメ
モリと、Ｉ／Ｏポートと、Ａ／Ｄ変換部と、駆動
パルス発生部と、DC−DCコンバータと、アツテ
ネータとを具備している。
本発明においては、２台以上のスイツチング電
源モジユールの安定化電源出力端子を相互に並列
接続してある。スイツチング電源モジユールでは
DC−DCコンバータの出力電流の分流値をＡ／Ｄ
変換部によつてデイジタル情報に変換し、これに
よつて出力電流に比例した第１のデイジタルデー
タを発生させ、パルス幅制御されたパルス列を発
生させるための基本となるパルス幅変調された第
２のデイジタルデータを並列運転電源制御モジユ
ールから受信する。次に、第２のデイジタルデー
タの値から出力電流に比例した第１のデイジタル
データの値を差し引き、さらに差し引きの結果を
もとにしてパルス幅制御されたパルス列を形成す
る。そこで、スイツチング電源モジユールに内蔵
されているDC−DCコンバータを駆動して、安定
化された出力電圧を得ることができるものであ
る。
源モジユールの安定化電源出力端子を相互に並列
接続してある。スイツチング電源モジユールでは
DC−DCコンバータの出力電流の分流値をＡ／Ｄ
変換部によつてデイジタル情報に変換し、これに
よつて出力電流に比例した第１のデイジタルデー
タを発生させ、パルス幅制御されたパルス列を発
生させるための基本となるパルス幅変調された第
２のデイジタルデータを並列運転電源制御モジユ
ールから受信する。次に、第２のデイジタルデー
タの値から出力電流に比例した第１のデイジタル
データの値を差し引き、さらに差し引きの結果を
もとにしてパルス幅制御されたパルス列を形成す
る。そこで、スイツチング電源モジユールに内蔵
されているDC−DCコンバータを駆動して、安定
化された出力電圧を得ることができるものであ
る。
一方、並列運転電源制御モジユールでは少くと
も２台のスイツチング電源モジユールの出力電圧
を検出して基準電圧と比較し、この出力電圧を安
定化するために同一のパルス幅を有する第２のデ
イジタルデータを少くとも２台のスイツチング電
源モジユールへ送出するものである。
も２台のスイツチング電源モジユールの出力電圧
を検出して基準電圧と比較し、この出力電圧を安
定化するために同一のパルス幅を有する第２のデ
イジタルデータを少くとも２台のスイツチング電
源モジユールへ送出するものである。
（実施例の説明）
次に本発明について図面を参照して詳細に説明
する。
する。
本発明による並列運転電源制御方式の一実施例
は第１図に示すように、上位制御装置１と、論理
装置２と、並列運転電源制御モジユール３と、第
１および第２のスイツチング電源モジユール４，
５とから成立つ。また、並列運転電源制御モジユ
ール３は第１のマイクロプロセサ３１と、第１の
クロツク信号発生部３２と、第１のレジスタ部３
３と、第１のプログラムメモリ３４と、第１の
Ｉ／Ｏポート３５と、第１のＡ／Ｄ変換部３６と
から成立つ。インターフエースを具備した上位制
御装置１はこの並列運転電源制御モジユール３
と、第１および第２のスイツチング電源モジユー
ル４，５と、論理装置２とに接続してある。第１
のスイツチング電源モジユール４は第２のマイク
ロプロセサ４１と、第２のクロツク信号発生部４
２と、第２のレジスタ部４３と、第２のプログラ
ムメモリ４４と、第２のＩ／Ｏポート４５と、第
２のＡ／Ｄ変換部４６と、第１の駆動パルス発生
部４７と、入力端子６と出力端子７とを具備した
第１のDC−DCコンバータ４０と、第１のアツテ
ネータ４８とから成立つ。第２のスイツチング電
源モジユール５は第３のマイクロプロセサ５１
と、第３のクロツク信号発生部５２と、第３のレ
ジスタ部５３と、第３のプログラムメモリ５４
と、第３のＩ／Ｏポート５５と、第２の駆動パル
ス発生部５７と、第２のＡ／Ｄ変換部５６と、電
源入力端子８と出力端子９とを具備した第２の
DC−DCコンバータ５０と、第２のアツテネータ
５８とから成立つ。第１および第２のスイツチン
グ電源モジユール４，５から並列に出力電圧信号
が入力端子１０を経由して論理装置２に入力され
ている。なお、入力端子１０は並列運転電源制御
モジユール３のＡ／Ｄ変換部３６にも接続されて
いる。
は第１図に示すように、上位制御装置１と、論理
装置２と、並列運転電源制御モジユール３と、第
１および第２のスイツチング電源モジユール４，
５とから成立つ。また、並列運転電源制御モジユ
ール３は第１のマイクロプロセサ３１と、第１の
クロツク信号発生部３２と、第１のレジスタ部３
３と、第１のプログラムメモリ３４と、第１の
Ｉ／Ｏポート３５と、第１のＡ／Ｄ変換部３６と
から成立つ。インターフエースを具備した上位制
御装置１はこの並列運転電源制御モジユール３
と、第１および第２のスイツチング電源モジユー
ル４，５と、論理装置２とに接続してある。第１
のスイツチング電源モジユール４は第２のマイク
ロプロセサ４１と、第２のクロツク信号発生部４
２と、第２のレジスタ部４３と、第２のプログラ
ムメモリ４４と、第２のＩ／Ｏポート４５と、第
２のＡ／Ｄ変換部４６と、第１の駆動パルス発生
部４７と、入力端子６と出力端子７とを具備した
第１のDC−DCコンバータ４０と、第１のアツテ
ネータ４８とから成立つ。第２のスイツチング電
源モジユール５は第３のマイクロプロセサ５１
と、第３のクロツク信号発生部５２と、第３のレ
ジスタ部５３と、第３のプログラムメモリ５４
と、第３のＩ／Ｏポート５５と、第２の駆動パル
ス発生部５７と、第２のＡ／Ｄ変換部５６と、電
源入力端子８と出力端子９とを具備した第２の
DC−DCコンバータ５０と、第２のアツテネータ
５８とから成立つ。第１および第２のスイツチン
グ電源モジユール４，５から並列に出力電圧信号
が入力端子１０を経由して論理装置２に入力され
ている。なお、入力端子１０は並列運転電源制御
モジユール３のＡ／Ｄ変換部３６にも接続されて
いる。
並列運転電源制御モジユール３は論理装置２の
入力端子１０の電圧をＡ／Ｄ変換部３６によつて
一定周期で監視する。また、第１のレジスタ部３
３に格納されている基準電圧データと、この出力
電圧とを比較し、入力端子１０の電圧を安定化す
るにふさわしい基本パルス幅データを帰還制御に
より発生する。並列運転電源制御モジユール３で
はこれをレジスタ部３３に格納するとともに、第
１および第２のスイツチング電源モジユール４，
５に対し第２のデイジタルデータとして第１の
Ｉ／Ｏポート３５によつて送出する。以下、第１
および第２のスイツチング電源モジユール４，５
はまつたく同様な構成である。よつて、第１のス
イツチング電源モジユール４について動作を説明
する。並列運転電源制御モジユール３からのパル
ス幅データは第２のＩ／Ｏポート４５を介して受
信される。
入力端子１０の電圧をＡ／Ｄ変換部３６によつて
一定周期で監視する。また、第１のレジスタ部３
３に格納されている基準電圧データと、この出力
電圧とを比較し、入力端子１０の電圧を安定化す
るにふさわしい基本パルス幅データを帰還制御に
より発生する。並列運転電源制御モジユール３で
はこれをレジスタ部３３に格納するとともに、第
１および第２のスイツチング電源モジユール４，
５に対し第２のデイジタルデータとして第１の
Ｉ／Ｏポート３５によつて送出する。以下、第１
および第２のスイツチング電源モジユール４，５
はまつたく同様な構成である。よつて、第１のス
イツチング電源モジユール４について動作を説明
する。並列運転電源制御モジユール３からのパル
ス幅データは第２のＩ／Ｏポート４５を介して受
信される。
一方、第１のDC−DCコンバータ４０の出力電
流は第１のアツテネータ４８を経由して第２の
Ａ／Ｄ変換部４６で監視され、出力電流に増加が
あると、これに比例して値が増分する補助パルス
幅デイジタルデータが作成される。この補助パル
ス幅デイジタルデータの値はあらかじめ第１の
DC−DCコンバータ４０の特性に合わせて設定さ
れるものであり、最大定格出力電流時にあらかじ
め決められた値になるように、第１のアツテネー
タ４８を操作して設定される。このような状態で
第２のマイクロプロセサ４１では第２のレジスタ
部４３に格納されている基本パルス幅のデイジタ
ルデータから補助パルス幅デイジタルデータを差
し引く演算を行う。その結果に基づいたパルス幅
を有するDC−DCコンバータ駆動パルスを第１の
駆動パルス発生部４７により作成し、第１のDC
−DCコンバータ４０を駆動する。第１の駆動パ
ルス発生部４７はカウンタとフリツプフロツプと
で構成される。このようにして第１および第２の
スイツチング電源モジユール４，５は出力電流が
増加すればこれを減少させ、出力電流が減少すれ
ば増加させるような動作を行い、これによつて出
力電流を制限する機能を有する。これらのスイツ
チング電源モジユールの出力電圧は並列運転電源
制御モジユールによつて第１のＡ／Ｄコンバータ
３６を通して監視され、第１のレジスタ部３３に
格納されている基準電圧値と一致するよう制御さ
れている。これによつて出力電圧は安定し、並列
に接続されたスイツチング電源モジユールの出力
電流も実用的な範囲でバランスすることになる。
流は第１のアツテネータ４８を経由して第２の
Ａ／Ｄ変換部４６で監視され、出力電流に増加が
あると、これに比例して値が増分する補助パルス
幅デイジタルデータが作成される。この補助パル
ス幅デイジタルデータの値はあらかじめ第１の
DC−DCコンバータ４０の特性に合わせて設定さ
れるものであり、最大定格出力電流時にあらかじ
め決められた値になるように、第１のアツテネー
タ４８を操作して設定される。このような状態で
第２のマイクロプロセサ４１では第２のレジスタ
部４３に格納されている基本パルス幅のデイジタ
ルデータから補助パルス幅デイジタルデータを差
し引く演算を行う。その結果に基づいたパルス幅
を有するDC−DCコンバータ駆動パルスを第１の
駆動パルス発生部４７により作成し、第１のDC
−DCコンバータ４０を駆動する。第１の駆動パ
ルス発生部４７はカウンタとフリツプフロツプと
で構成される。このようにして第１および第２の
スイツチング電源モジユール４，５は出力電流が
増加すればこれを減少させ、出力電流が減少すれ
ば増加させるような動作を行い、これによつて出
力電流を制限する機能を有する。これらのスイツ
チング電源モジユールの出力電圧は並列運転電源
制御モジユールによつて第１のＡ／Ｄコンバータ
３６を通して監視され、第１のレジスタ部３３に
格納されている基準電圧値と一致するよう制御さ
れている。これによつて出力電圧は安定し、並列
に接続されたスイツチング電源モジユールの出力
電流も実用的な範囲でバランスすることになる。
（発明の効果の説明）
本発明は以上説明したように構成することによ
り並列運転電源制御モジユールでは出力電圧のみ
の安定化制御を行つているにもかかわらず、スイ
ツチング電源モジユール自身の電流制限作用によ
り各スイツチング電源モジユールの出力電流間で
平衡のとれた安定化電源が実現できるという効果
がある。
り並列運転電源制御モジユールでは出力電圧のみ
の安定化制御を行つているにもかかわらず、スイ
ツチング電源モジユール自身の電流制限作用によ
り各スイツチング電源モジユールの出力電流間で
平衡のとれた安定化電源が実現できるという効果
がある。
第１図は本発明による並列運転電源制御方式の
一実施例を示すブロツク図である。 １……上位制御装置、２……論理装置、３……
並列運転電源制御モジユール、４，５……スイツ
チング電源モジユール、６，８……非安定化電源
入力端子、７，９……安定化電源出力端子、３
１，４１，５１……マイクロプロセサ、３２，４
２，５２……クロツク信号発生部、３３，４３，
５３……レジスタ部、３４，４４，５４……プロ
グラムメモリ、３５，４５，５５……Ｉ／Ｏポー
ト、３６，４６，５６……Ａ／Ｄ変換部、４７，
５７……駆動パルス発生部、４８，５８……アツ
テネータ、４０，５０……DC−DCコンバータ。
一実施例を示すブロツク図である。 １……上位制御装置、２……論理装置、３……
並列運転電源制御モジユール、４，５……スイツ
チング電源モジユール、６，８……非安定化電源
入力端子、７，９……安定化電源出力端子、３
１，４１，５１……マイクロプロセサ、３２，４
２，５２……クロツク信号発生部、３３，４３，
５３……レジスタ部、３４，４４，５４……プロ
グラムメモリ、３５，４５，５５……Ｉ／Ｏポー
ト、３６，４６，５６……Ａ／Ｄ変換部、４７，
５７……駆動パルス発生部、４８，５８……アツ
テネータ、４０，５０……DC−DCコンバータ。
Claims (1)
- １ 上位制御装置と、並列運転電源制御モジユー
ルと、少くとも２台のスイツチング電源モジユー
ルと、論理装置とから成立ち、前記並列運転電源
制御モジユールがマイクロプロセサと、クロツク
信号発生部と、レジスタ部と、プログラムメモリ
と、Ｉ／Ｏポートと、Ａ／Ｄ変換部とを具備し、
前記少くとも２台のスイツチング電源モジユール
のそれぞれがマイクロプロセサと、クロツク信号
発生部と、レジスタ部と、プログラムメモリと、
Ｉ／Ｏポートと、Ａ／Ｄ変換部と、駆動パルス発
生部と、DC−DCコンバータと、アツテネータと
を具備した並列運転電源制御方式において、前記
少くとも２台のスイツチング電源モジユールの安
定化電源出力端子を相互に並列接続し、前記少く
とも２台のスイツチング電源モジユールのそれぞ
れでは前記DC−DCコンバータの出力電流の分流
値を前記Ａ／Ｄ変換部によつてＡ／Ｄ変換し、こ
れによつて前記出力電流に比例した第１のデイジ
タルデータを発生させ、パルス幅制御されたパル
ス列を発生させるための基本となるパルス幅変調
された第２のデイジタルデータを前記並列運転電
源制御モジユールから受信し、前記第２のデイジ
タルデータの値から前記出力電流に比例した前記
第１のデイジタルデータの値を差し引き、さらに
前記差し引きの結果をもとに前記パルス幅制御さ
れたパルス列を形成し、前記DC−DCコンバータ
を駆動して安定化された出力電圧を得ることがで
き、且つ、前記並列運転電源制御モジユールでは
前記少くとも２台のスイツチング電源モジユール
の出力電圧を検出して基準電圧と比較し、前記出
力電圧を安定化するために同一のパルス幅を有す
る第２のデイジタルデータを前記少くとも２台の
スイツチング電源モジユールへ送出することがで
きるように構成したことを特徴とする並列運転電
源制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102373A JPS58218868A (ja) | 1982-06-15 | 1982-06-15 | 並列運転電源制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102373A JPS58218868A (ja) | 1982-06-15 | 1982-06-15 | 並列運転電源制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58218868A JPS58218868A (ja) | 1983-12-20 |
| JPH0117334B2 true JPH0117334B2 (ja) | 1989-03-30 |
Family
ID=14325653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57102373A Granted JPS58218868A (ja) | 1982-06-15 | 1982-06-15 | 並列運転電源制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58218868A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2638178B2 (ja) * | 1989-01-24 | 1997-08-06 | 日本電気株式会社 | 並列運転電源制御方式 |
| JP2002530036A (ja) * | 1998-10-30 | 2002-09-10 | ヴォルテラ セミコンダクター コーポレイション | デジタル電圧調整の方法と装置 |
-
1982
- 1982-06-15 JP JP57102373A patent/JPS58218868A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58218868A (ja) | 1983-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4161771A (en) | Inverter ripple regulator | |
| US7449869B2 (en) | Digital current mode controller with low frequency current sampling | |
| US20200014293A1 (en) | Switching Converter, Circuit and Method for Controlling the Same | |
| US4620271A (en) | Circuit arrangement for feeding electrical users via a switch controller | |
| JP2946091B2 (ja) | スイッチング・レギュレーター | |
| US6201723B1 (en) | Simplified current share circuit | |
| JP2771394B2 (ja) | 並列運転電源制御方式 | |
| JP2858825B2 (ja) | 並列運転電源制御方式 | |
| JPH0117334B2 (ja) | ||
| JPH0117333B2 (ja) | ||
| JP2803151B2 (ja) | 電源装置 | |
| EP1352464B1 (en) | Preconditioner | |
| JPS61244269A (ja) | スイツチング電源 | |
| JPS5816581A (ja) | パルス変調形光出力制御回路 | |
| JPH0370473A (ja) | パルス幅変調制御インバータの電流調節器 | |
| JP2638178B2 (ja) | 並列運転電源制御方式 | |
| JPH05308733A (ja) | 充電回路方式及び充電装置 | |
| US20230063861A1 (en) | Control circuit, control chip and power supply device | |
| JPH08266045A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2856403B2 (ja) | 電源回路 | |
| SU978126A1 (ru) | Стабилизированный источник питани | |
| SU951269A1 (ru) | Компенсационный стабилизатор посто нного напр жени с непрерывным регулированием | |
| JP2656546B2 (ja) | 位相同期発振器 | |
| JPH0352043Y2 (ja) | ||
| JPS6077681A (ja) | 電力変換装置 |