JPH01171272A - ゲートターンオフサイリスタ - Google Patents
ゲートターンオフサイリスタInfo
- Publication number
- JPH01171272A JPH01171272A JP32914287A JP32914287A JPH01171272A JP H01171272 A JPH01171272 A JP H01171272A JP 32914287 A JP32914287 A JP 32914287A JP 32914287 A JP32914287 A JP 32914287A JP H01171272 A JPH01171272 A JP H01171272A
- Authority
- JP
- Japan
- Prior art keywords
- short
- layer
- circuit layers
- cathode
- cathode segments
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ゲート電極の設けられるＰベース層に隣接す
るＮベース層がＰエミッタ層と部分的にアノード電極と
短絡されるアノードカソード型でかつＮベース層のＰエ
ミッタ層側に高不純物濃度のＮ形バフファ層が付加され
たゲートターンオフ（ＧＴ○）サイリスタに関する。
るＮベース層がＰエミッタ層と部分的にアノード電極と
短絡されるアノードカソード型でかつＮベース層のＰエ
ミッタ層側に高不純物濃度のＮ形バフファ層が付加され
たゲートターンオフ（ＧＴ○）サイリスタに関する。
第２図に示すＧＴＯサイリスタは、通常のサイリスタ構
造のようにＰエミッタ層１．Ｎベース層２、Ｐベース層
３．Ｎベース層４の４層を有し、Ｐエミッタ層１にアノ
ード電極５．Ｎエミッタ層４のセグメント部にカソード
電極６．セグメント部間のＰベース層３にゲート電極７
が設けられ、さらにＮベース層２のＰエミッタ層７側に
はＮ０バッファ層２１が形成され、その層とＰエミッタ
層１を貫通するＮ９シツ一ト層２２を介してアノード電
極５によりＰエミッタ１１１１と短絡される公知のアノ
ードショート型ＧＴＯサイリスクである。すなわち、Ｎ
゛バツフア１１２１付加することによりＮベース層２の
幅を小さくできるため過剰キャリアの蓄積が少なく、加
えてＮ０層２２を介してのアノードカソードから過剰キ
ャリアを速やかに外部電極に排出できる。従ってテール
電流が少なく、ターンオフ損失が少ないという利点を有
する。
造のようにＰエミッタ層１．Ｎベース層２、Ｐベース層
３．Ｎベース層４の４層を有し、Ｐエミッタ層１にアノ
ード電極５．Ｎエミッタ層４のセグメント部にカソード
電極６．セグメント部間のＰベース層３にゲート電極７
が設けられ、さらにＮベース層２のＰエミッタ層７側に
はＮ０バッファ層２１が形成され、その層とＰエミッタ
層１を貫通するＮ９シツ一ト層２２を介してアノード電
極５によりＰエミッタ１１１１と短絡される公知のアノ
ードショート型ＧＴＯサイリスクである。すなわち、Ｎ
゛バツフア１１２１付加することによりＮベース層２の
幅を小さくできるため過剰キャリアの蓄積が少なく、加
えてＮ０層２２を介してのアノードカソードから過剰キ
ャリアを速やかに外部電極に排出できる。従ってテール
電流が少なく、ターンオフ損失が少ないという利点を有
する。
このようなバッファ層２１を付加したアノードショート
型ＧＴＯサイリスタはゲートトリガ感度が著しく低下す
る欠点を有する。いま、第２図においてサイリスクが点
弧する条件を考える。カソード電極６から供給された電
子電流が点線８で示すようにＮ′″バッファ層２１を通
過してショート層２２に流れる間に電位降下を生じ、こ
の電位降下によってアノード側のＰＮ接合が順バイアス
されて正孔がＮベース層２に注入されることによって点
弧する。従って点弧の条件は ΔＶ腐□ｘＩ＞ｙ、ｉ ・・−・・−・・−・・・−
・・・−・−・（１１となる、ここでΔＶはアノード電
極５とＰエミッタ層１中央部との間の電位降下、ＲはＮ
゛バッファ層２１のショート層２２間の抵抗であり、■
はＮ＋バッファ層２１を流れる電子電流でゲートトリガ
電流に比例し、またＶｂｌは拡散電位差である。従って
Ｎ′″バッファ層２１の不純物濃度を高くするとＲが小
さくなり、ゲートトリガ電流が大きくなる。
型ＧＴＯサイリスタはゲートトリガ感度が著しく低下す
る欠点を有する。いま、第２図においてサイリスクが点
弧する条件を考える。カソード電極６から供給された電
子電流が点線８で示すようにＮ′″バッファ層２１を通
過してショート層２２に流れる間に電位降下を生じ、こ
の電位降下によってアノード側のＰＮ接合が順バイアス
されて正孔がＮベース層２に注入されることによって点
弧する。従って点弧の条件は ΔＶ腐□ｘＩ＞ｙ、ｉ ・・−・・−・・−・・・−
・・・−・−・（１１となる、ここでΔＶはアノード電
極５とＰエミッタ層１中央部との間の電位降下、ＲはＮ
゛バッファ層２１のショート層２２間の抵抗であり、■
はＮ＋バッファ層２１を流れる電子電流でゲートトリガ
電流に比例し、またＶｂｌは拡散電位差である。従って
Ｎ′″バッファ層２１の不純物濃度を高くするとＲが小
さくなり、ゲートトリガ電流が大きくなる。
本発明の目的は、上述のようなバッファ層を付加したア
ノードショート型ＧＴＯサイリスタの欠点を除去して、
カソード電極から供給された電子がＰエミッタ層により
多く注入されるようにし、ゲートトリガ感度を向上させ
ることにある。
ノードショート型ＧＴＯサイリスタの欠点を除去して、
カソード電極から供給された電子がＰエミッタ層により
多く注入されるようにし、ゲートトリガ感度を向上させ
ることにある。
上記の目的を達成するために、本発明は、複数のカソー
ドセグメントのＮエミッタ層、ゲート電極が設けられる
Ｐベース層およびＮベース層が順次隣接し、Ｎベース層
がＰエミッタ層側に高不純物濃度のＮ形バッファ層を有
し、そのＮ形バッファ層とアノード電極の間にＰエミッ
タ層を貫通するＮ形シ町−ト層を有するＧＴＯサイリス
クにおいて、Ｎ形ショート層の数がカソードセグメント
の数より少ないものとする。
ドセグメントのＮエミッタ層、ゲート電極が設けられる
Ｐベース層およびＮベース層が順次隣接し、Ｎベース層
がＰエミッタ層側に高不純物濃度のＮ形バッファ層を有
し、そのＮ形バッファ層とアノード電極の間にＰエミッ
タ層を貫通するＮ形シ町−ト層を有するＧＴＯサイリス
クにおいて、Ｎ形ショート層の数がカソードセグメント
の数より少ないものとする。
Ｎ゛バンファ層２１の不純物濃度を高くするとＲが小さ
くなりゲートトリガ電流は大きくなるが、Ｎ゛バッファ
層２１の不純物濃度を一定とすると、ショート層２２間
の距離に比例してＲが大きくなり、＋１１式より■が小
さくなる。そこで、１個のカソードセグメント４６に対
してショート層２２を１〜数個配置していた従来のアノ
ードショート構造を改め、カソードセグメントの数より
ショート層の数を少なくすれば、ショート層間の距離が
大きくなってゲートトリガ電流を小さくすることができ
る。
くなりゲートトリガ電流は大きくなるが、Ｎ゛バッファ
層２１の不純物濃度を一定とすると、ショート層２２間
の距離に比例してＲが大きくなり、＋１１式より■が小
さくなる。そこで、１個のカソードセグメント４６に対
してショート層２２を１〜数個配置していた従来のアノ
ードショート構造を改め、カソードセグメントの数より
ショート層の数を少なくすれば、ショート層間の距離が
大きくなってゲートトリガ電流を小さくすることができ
る。
第１図は本発明の一実施例の断面構造を示し、Ｐエミッ
タ層１を貫通してＮ０バッファ層２１およびＮベース層
２をアノード電極５に短絡するショート層２２の数はカ
ソードセグメント４．６の数の二分の−となっている。
タ層１を貫通してＮ０バッファ層２１およびＮベース層
２をアノード電極５に短絡するショート層２２の数はカ
ソードセグメント４．６の数の二分の−となっている。
従ってショート層２２間互間の距離はカソードセグメン
ト間の距離の２倍になっている。しかし、ショート層の
数はセグメントの数の二分の−に限定されるものでなく
、ゲートトリガ感度とターンオフ損失とに関連して適宜
の距離を隔ててショート層を形成することが育効である
。
ト間の距離の２倍になっている。しかし、ショート層の
数はセグメントの数の二分の−に限定されるものでなく
、ゲートトリガ感度とターンオフ損失とに関連して適宜
の距離を隔ててショート層を形成することが育効である
。
本発明によれば、アノードシ町−ト型ＧＴ○サイリスタ
のベース層にバッファ層を付加した場合のバッファ層か
らショート層に流れ込む電子電流を、ショート層の数を
カソードセグメントの数より少なくすることにより制限
してＰエミッタ層に注入されるようにすることにより、
ターンオフ損失が少なくゲートトリガ感度の高いＧＴＯ
サイリスクが得られる。
のベース層にバッファ層を付加した場合のバッファ層か
らショート層に流れ込む電子電流を、ショート層の数を
カソードセグメントの数より少なくすることにより制限
してＰエミッタ層に注入されるようにすることにより、
ターンオフ損失が少なくゲートトリガ感度の高いＧＴＯ
サイリスクが得られる。
第１図は本発明の一実施例の断面図、第２図は従来のア
ノードショート型ＧＴＯサイリスタの断面図である。
ノードショート型ＧＴＯサイリスタの断面図である。
Claims (1)
- （１）複数のカソードセグメントのＮエミッタ層、ゲー
ト電極の設けられるＰベース層およびＮベース層が順次
隣接し、Ｎベース層がＰエミッタ層側に高不純物濃度の
Ｎ形バッファ層を有し、該Ｎ形バッファ層とアノード電
極の間にＰエミッタ層を貫通するＮ形ショート層を有す
るものにおいて、Ｎ形ショート層の数がカソードセグメ
ントの数より少ないことを特徴とするゲートターンオフ
サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32914287A JPH01171272A (ja) | 1987-12-25 | 1987-12-25 | ゲートターンオフサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32914287A JPH01171272A (ja) | 1987-12-25 | 1987-12-25 | ゲートターンオフサイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01171272A true JPH01171272A (ja) | 1989-07-06 |
Family
ID=18218105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32914287A Pending JPH01171272A (ja) | 1987-12-25 | 1987-12-25 | ゲートターンオフサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01171272A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02263470A (ja) * | 1989-04-04 | 1990-10-26 | Hitachi Ltd | ゲートターンオフサイリスタ |
| JPH03101268A (ja) * | 1989-09-14 | 1991-04-26 | Hitachi Ltd | ゲートターンオフサイリスタ |
| US5574297A (en) * | 1994-04-04 | 1996-11-12 | Mitsubishi Denki Kabushiki Kaisha | Gate turnoff thyristor with reduced gate trigger current |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163865A (ja) * | 1983-03-08 | 1984-09-14 | Toshiba Corp | ゲ−トタ−ンオフサイリスタ |
| JPS6220713A (ja) * | 1985-07-22 | 1987-01-29 | Nippon Denso Co Ltd | 空調装置の騒音低減装置 |
-
1987
- 1987-12-25 JP JP32914287A patent/JPH01171272A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163865A (ja) * | 1983-03-08 | 1984-09-14 | Toshiba Corp | ゲ−トタ−ンオフサイリスタ |
| JPS6220713A (ja) * | 1985-07-22 | 1987-01-29 | Nippon Denso Co Ltd | 空調装置の騒音低減装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02263470A (ja) * | 1989-04-04 | 1990-10-26 | Hitachi Ltd | ゲートターンオフサイリスタ |
| JPH03101268A (ja) * | 1989-09-14 | 1991-04-26 | Hitachi Ltd | ゲートターンオフサイリスタ |
| US5574297A (en) * | 1994-04-04 | 1996-11-12 | Mitsubishi Denki Kabushiki Kaisha | Gate turnoff thyristor with reduced gate trigger current |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2959504A (en) | Semiconductive current limiters | |
| EP0014098A2 (en) | Gate turn-off thyristor | |
| GB1057823A (en) | Improvements in semiconductor switch | |
| JPH01171272A (ja) | ゲートターンオフサイリスタ | |
| JPS6016753B2 (ja) | 半導体スイツチング素子およびその制御方法 | |
| US4195306A (en) | Gate turn-off thyristor | |
| EP0062099A2 (de) | Thyristor und Verfahren zu seinem Betrieb | |
| JPH03225960A (ja) | 半導体デバイス | |
| US4338617A (en) | Four terminal GTO thyristor with transistor controlled turn-off | |
| JP2003510850A (ja) | リカバリタイムにおける電圧衝撃耐性をもつサイリスタ | |
| US4502071A (en) | FET Controlled thyristor | |
| US4079406A (en) | Thyristor having a plurality of emitter shorts in defined spacial relationship | |
| US4942443A (en) | Thyristor with auxiliary emitter electrode and short-circuit regions and method | |
| JP2751103B2 (ja) | ダイオード | |
| JPS60189262A (ja) | 逆導通ゲ−トタ−ンオフサイリスタ | |
| JPS6031265Y2 (ja) | サイリスタ | |
| JPS6148271B2 (ja) | ||
| JP3155870B2 (ja) | 過電圧自己保護型半導体装置 | |
| JPH02162767A (ja) | スイッチング半導体素子 | |
| JPS636878A (ja) | ヘテロ接合化合物バイポ−ラ・トランジスタ | |
| JPS5931221B2 (ja) | 逆導通サイリスタ | |
| JPS63194366A (ja) | 高耐圧プレ−ナ型半導体素子 | |
| JPS6044830B2 (ja) | 半導体装置 | |
| JP2866174B2 (ja) | ゲートターンオフサイリスタ | |
| JPS6155259B2 (ja) |