JPH01166977A - テストパターン発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は液晶シャッタープリンター、ＬＥＤアレープリ
ンター等の書込みドツトが主走査方向に多数配列された
プリンターのテストパターン発生装置に関する。

〔従来技術及びその問題点〕

液晶シャッタープリンターあるいはＬＥＤアレープリン
ターは、感光体の主走査方向に対峙して多数の光書込み
ドツトが配列されている。これらのプリンターでは液晶
シャッターヘッドあるいはＬＥＤアレーヘッドの機能チ
エツクのためテスト印字機能を有している。テスト印字
機能とはＲＯＭ等にテスト印字パターンを記憶させ、ホ
ストコンピュータからの印字信号のかわりにＲＯＭ等に
記憶させたテスト印字パターンを読み出し、液晶シャッ
ターの開閉あるいはＬＥＤアレーのオン・オフを行なう
ものである。

回 第１３８：（Ａ）〜（Ｃ）は従来の代表的なテスト印字
パターンであり、（Ａ）はベタ黒印字、（Ｂ）は内印字
、（Ｃ）は縦線模様である。なおりは用紙Ｐの進行方向
（副走査方向）を示す。まず正現像を用いた場合につい
て説明すると同図（Ａ）の場合ＬＥＤアレーヘッドでは
全ＬＥＤ素子をオフとするので断線素子を検出すること
はできない。また液晶ヘッドの場合閉駆動を行なうが、
常開型液晶であればパターン断線のマイクロシャッター
には閉駆動波形が印加されずシャッターは開となり不良
ドツトラインＷが現れるが、常閉型液晶ではパターン断
線等の不良ドツトは発見できない。

次に同図（Ｂ）の場合ＬＥＤアレーヘッドでは全ＬＥＤ
素子をオンするので断線素子があった場合不良ドツトラ
インＢとして検出されるが、ＬＥＤ素子は正常でもＬＥ
Ｄ素子への配線パターンが短絡しているような不具合を
検出することはできない。また常閉型液晶ヘッドの場合
は開駆動を行なってもパターン断線のマイクロシャッタ
ーは開とならないため不良ドツトラインＢとして検出さ
れるが、常開型液晶ヘッドの場合はパターン断線のマイ
クロシャッターは開駆動を受けなくても開となるのでパ
ターン断線等の不具合は発見できない。

また同図（Ｃ）の場合は印字ブレ等の画像評価に有効で
あるが、縦線模様りの部分に不良ドツトがある場合は同
図（Ａ）の場合と同様な不具合が生じ、白地部Ｇの部分
に不良ドツトがある場合は同図（Ｂ）の場合と同様な不
具合が生じる。

次に反転現像を用いた場合について説明すると、同図（
Ａ）の場合ＬＥＤヘッドの場合は発光素子をオンとしま
た液晶ヘッドの場合は開駆動を行なうので、ＬＥＤヘッ
ドあるいは常閉型の液晶ヘッドの不具合は発見できるが
常開型の液晶ヘッドの不具合は発見できない。

また同図（Ｂ）の場合ＬＥＤヘッドでは全ＬＥＤをオフ
し、液晶ヘッドの場合は閉駆動を行なうので、常開型の
液晶ヘッドの不具合は発見できるが、常閉型の液晶ヘッ
ドあるいはＬＥＤヘッドの不具合は発見できない。

さらに同図（Ｃ）の場合縦線模様りの部分に不良ドツト
がある場合は同図（Ａ）の場合と同様な工具が生じ、白
地部Ｇの部分に不良ドツトがある場合は同図（Ｂ）の場
合と同様な不具合が生じる。

〔発明の目的〕

本発明は、上記従来の欠点に鑑み、主走査方向に多数の
書込みドツトを有するプリンターの不良ドツトを確実に
発見できるテストパターン発生装置を提供することを目
的とする。

〔発明の要点〕

本発明は上記目的を達成するために、主走査方向に多数
の書込みドツトを有するプリンターのテストパターン発
生装置において、所定周期で発生するクロック信号を計
数する計数手段と、該計数手段の出力値と所定データを
入力し該出力値と該所定データを比較する比較手段と、
該比較手段の前記出力値と前記所定データの一致検出に
基づき前記書込みドツトに所定信号を与える印字信号発
生手段とを有することを特徴とする。

〔発明の実施例〕

以下、本発明の実施例について図面を参照しながら詳述
する。

第１０図は、本発明が退嬰できる液晶プリンターの実施
例である。第１０図において、矢印方向に回転する感光
体１の周辺には帯電器２．液晶ヘッド３、現像器４、転
写器５、クリーナ６などの電子写真プロセス装置が配置
されている。感光体１の表面は、帯電器２により一様に
帯電され、液晶ヘッド３による光書込みにより静電潜像
が形成される。静電潜像は、現像器４によりトナー像と
なり、トナー像は、転写器５によりカセット７から給送
された用紙Ｐに転写され、定着ロール８により定着され
る。一方、転写器５で転写されなかった残存トナーは、
クリーナ６により清掃され、再度の帯電工程に備える。

転写紙Ｐは、液晶ヘッド３による光書込み動作に先立っ
て、カセット７から給送される。まず、フィードローラ
９が回転し、カセット７から用紙Ｐをスリップローラ１
０に向けて給送する。スリップローラ１０により更に送
られた用紙は、待機スイッチ１１をオンし、停止してい
る待機ロール１２に当接して停止する。この時、スリッ
プロール１０の搬送力は、極めて弱いので常時回転であ
っても停止した用紙に悪影響を与えることは無い。

待機ロール１２は、感光体１上のトナー像とタイミング
を合せて回転し、用紙Ｐを再給送させる。

次に、液晶ヘッド３について更に説明すると、液晶ヘッ
ド３は、蛍光灯あるいはキセノンプローランプ等よりな
る光源３ａ、液晶光シャッタ３ｂ、結像レンズ３Ｃを主
たる構成とし、光源３ａからの光をホストコンピュータ
から送出される印字データによって開閉される液晶光シ
ャッタ３ｂにより変調し、液晶光シャツタ３ｂ面を結像
レンズ３ｃにより感光体１の表面上に結像し、光書込み
を行う。さらに液晶光シャッタ３ｂにはヒーター３ｄと
、液晶光シャッタ３ｂの温度を検知する温度検知素子３
ｅが設けられ温度検知素子３ｅの出力に基づきヒーター
３ｄを通電制御することにより液晶光シャッタ３ｂの温
度を常に一定に制御している。

液晶光シャッタ３ｂは第１１図に示すようにコモンガラ
ス３ｆとセグメントガラス３ｇとで構成され両ガラス間
に液晶剤が封入されている。コモンガラス３ｆの下面に
は２本の共通電極が設けられ、セグメントガラス３ｇの
上面に多数設けられたセグメント電極３ｈとの交差部に
マイクロシャッタ３１が形成される。

次に第１２図により液晶光シャッタ３ｂの駆動回路につ
いて説明する。同図（Ａ）は駆動回路ブロック図であり
、ホストコンピュータからの印字データあるいは後述す
るテスト印字パターン発生回路からの印字データはデー
タ端子１３に入力される。１４はシリアルインパラレル
アウトのシフトレジスターでありクロック端子１５に入
力するクロック信号ＣＫＩに同期して印字データを取り
込む。シフトレジスター１４は１６０段で構成されオー
バーフローした印字データはカスケード端子１６から次
段の駆動回路のデータ端子へ入力される。シフトレジス
ター１４に１ライン分の印字データの入力が完了すると
印字データはシフトクロック端子１７に入力するシフト
クロックδ７１によりデータラツタラッチ１８に移され
、シフドル シスター１４は次のψラインのデータ受信の準備状態と
なる。ここでマイクロシャッタ３１はＯで示す第１列と
Ｅで示す第２列の千鳥状に配列され第１列と第２列は２
．５ピツチの間隔を有している。従って感光体上で一列
に印字させるためにはデータラッチ１８から出力される
印字データのうち偶数データ（Ｑ２．Ｑ、、・・・Ｑ、
、、）は奇数データ（Ｑ□、Ｑｌ、・・・Ｑ□７．）に
対してシフトクロックＣＫ２の２パルス分遅延させる必
要がある。

１８のデータと同様シフトクロックＣＫ２によりシフト
される。マイクロシャッタ３１は２時分割駆動を行なう
ためデータラッチ１８の出力データＱ□とＱ２．Ｑ、と
Ｑ４・・・Ｑｌ、９とＱ工、。を−組としてセグメント
電極３ｈに与える。２０はこれらのデータを混合するた
めのデータ混合部でありデータラッチ１８の奇数データ
とデータ遅延部１９からの出力を一組としてデータを混
合する。すなわち入力Ａ工とＢ工を一組として出力Ｗ１
よりドライバー２１へ出力する。同図（Ｂ）はデータ混
合部の喜 号ＤＳＥＬは１書込周期の前半がＨ９後半がＬであり、
前半において奇数データＡを選択し、後半において偶数
データＢを選択する。ここでＡあるいはＢのデータはＨ
でマイクロシャッタ３１を開、Ｌでマイクロシャッタ３
１を閉にする信号と決められている。

また駆動信号端子Ａ２３にはマイクロシャッタ３１を開
にするための開波形ＰＴＩが入力し、駆動信号端子Ｂ２
４にはマイクロシャッタ３１を閉にするための閉波形Ｐ
Ｔ２が入力している。これにより例えば１書込周期の前
半にＡがＨであればＷに開波形ＰＴＩが出力され、後半
にＢがしてあればＷに閉波形ＰＴ２が出力される。デー
タ混合部２０の出力は信号レベルの電圧（約５Ｖ）であ
るためドライバー２１により電圧端子２５に入力する駆
動電圧Ｖのレベル（約２０Ｖ）に電圧変換され、セグメ
ント電極３ｈに印加される。

次に本発明におけるテスト印字パターンの発生動作につ
いて第１図乃至第３図を用いて説明する。

第１図は本発明のテスト印字パターンの発生回路、第２
図は動作タイムチャート、第３図はテスト印字パターン
のドツト構成図である。まず第１図において装置の電源
をオンにするとリセット端子２６のリセット信号ＲＥＳ
が一瞬ＨとなってＯＲゲート３５を通じて４ビットバイ
ナリカウンタ２７．２８をリセットする。プリンターが
待機状態のときは垂直同期入力信号ＶＳＹＮＣはＨであ
るため４ビツトバイナリカウンタ２９はリセット状態に
あり、またドツトカウントイネーブル信号ＤＴＣＮＥＮ
もＨであるため４ビツトバイナリカウンタ３０もリセッ
ト状態である。

プリンタがテスト印字モードになると垂直同期入力信号
ＶＳＹＮＣ１次にドツトカウントイネーブル信号ＤＴＣ
ＮＥＮともＬになリフロック信号ＣＫ１が入力可能とな
る。ここで垂直同期入力信号ＶＳＹＮＣは１ペ一ジ分の
テスト印字が終了するまでＬでありクロック信号ＣＫＩ
は第１２図のクロック端子Ａ１５に入力するクロック信
号６７］と同一のものである。

４ビツトコンパレータ３１は４ビツトバイナリカウンタ
２９と３０の出力が、一致（Ａ１＝Ｂ１．Ａ２＝Ｂ２　
、Ａｓ＝　Ｂａ−Ａ４＝　Ｂ、）したときのみＤＡＴＡ
を出力するものであり、まずドツトカウントイネーブル
信号ＤＴＣＮＥＮがＬになったときにＤＡＴＡ出力を行
なう、このＤＡＴＡは第１２図に示すデータ端子１３に
出力される。４ビツトバイナリカウンタ３０はＣＫＩの
１６クロツク毎に出力がゼロとなり第１ライン目では第
１ドツトに対しＤＡＴＡが出力され、以後εｉゴの１６
クロツク毎に４ビツトコンパレータ３１からＤＡＴＡ出
力がなされる。Ａ４サイズの場合主走査１ラインに相当
する２３４０クロツクが出力されたタイミングでドツト
カウントイネーブル信号ＤＴＣＮＥＮがＨとなり、この
動作を１２８ライン繰り返す。なおりＡＴＡはインバー
タ３３ｃ。

ＡＮＤゲート３３ｄによりＤＴＣＮＥＮが、Ｌのときの
み出力される。一方１ライン終了毎にドツトカウントイ
ネーブル信号ＤＴＣＮＥＮによりインバータ３３ｅを介
して４ビツトバイナリカウンタ２７が歩進され、１２８
ライン毎に４ビットバイナリカウンタ２８のＤより＃Ａ
ＮＤゲート３３ａ、３３ｂで構成されるフリップフロッ
プへ出力が出され、４ビツトバイナリカウンタ２９のＧ
Ｋヘクロック信号が入力し、４ビツトバイナリカウンタ
２９の出力は１となる。この後４ピツドバイナリカウン
タ２７．２８はＯＲゲート３５によりリセットされる。

これにより第１２９ラインから第２５６ラインでは４ビ
ツトバイナリカウンタ２９の出力が１であるため、４ビ
ツトバイナリカウンタ３０の出力が１の時にＤＡＴＡが
出力される。すなわち第３図に示すように第１ラインか
ら第１２８ラインまでは４ビツトバイナリカリンタ３０
の出力はゼロであるため先頭ドツトから１６ドツト毎に
テスト印字パターンが出力され、第１２９ラインから第
２５６ラインまでは４ビツトバイナリカウンタ３０の出
力が１であるため先頭ドツトから１ドツトずれたところ
から１６ドツト毎に、また第２５７ラインから第５１２
ラインまでは４ビツトバイナリカウンタ３０の出力が２
であるため先頭ドツトから２ドツトずれたところから１
６ドツト毎にテスト印字パターンが出力され、以後１２
８ライン毎に１ドツトづつずれたテスト印字パターンが
出力される。

なお、３００ＤＰＩのプリンターの場合１６ドツトは約
１．３ｍｎ、１２８ラインは約１０．８ｎｉｍである。

第３図の例では３６で示す箇所が本来印字されるべきで
あるところ非印字となっており、液晶光シャッタ３ｂの
第１８番目のマイクロシャッタ３ｉ−１８が不良である
ことが解る。

以上の動作を第２図のタイムチャートを用いて説明する
。ａのＲＥＳは電源投入時のリセットでありＨレベルに
てリセット動作を行なう。ｂのＶＳＹＮＣはＬでテスト
印字が可能となり１ページの副走査方向の印字期間はＬ
状態を保持する。

ｅで示すＤＴＣＮＥＮがＬになった瞬間より４ビツトバ
イナリカウンタ３０はＣのクロック信号を計数開始し第
１ドツト、第１７ドツト・・・第２３３７ドツトにｄの
ＤＡＴＡを出力する。この動作はｆのＤＴＣＮＥＮが第
１２８ラインまでは同様に繰り返され第１２９ラインか
ら第２５６ラインではｈに示すように第２ドツト、第１
８ドツト・・・第２３３８ドツトにＤＡＴＡを出力する
。また第２５７ラインから第５１２ラインではｉに示す
ように第３ドツト、第１９ドツト・・・第２３３９ドツ
トにＤＡＴＡを出力する。なおｇはｆの第１２９ライン
をまたｉはｆの第２５７ラインを拡大した図である。

また第１図において４ビツトバイナリカウンタ２７．２
８及びフリップフロップを用いずにラインカウント動作
をＣＰＵのファームウェアにより行なうことも可能であ
る。

次に本発明における他の実地例について説明する。第４
図は本発明における他の実施例のテストパターンの発生
回路、第５図及至第８図はテスト印字パターンのドツト
構成図、第９図は動作タイムチャートである。まず第４
図においてプリンターが待機状態のときは垂直同期入力
信号ＶＳＹＮＣ及びドツトカウントイネーブル信号ＤＴ
ＣＮＥＮがＨであるためＯＲ回路３８ａを通じて４ビツ
トバイナリカウンタ３７はリセット状態にある。プリン
タがテスト印字モードになると垂直同期入力信号ｖＳＹ
ＮＣ１次にドツトカウントイネーブル信ＤＴＣＮＥＮが
ともにＬになりクロック信号ＣＫＩが入力可能となる。

ＡＮＤ回路３８ｂにはクロック信号ＣＫＩとラッチ３９
のＱ出力が入力されており、ラッチ３９のＱ出力は詳し
くは後述するが主走査方向に黒あるいは白の同一ドツト
を印字するときに用いられる。なお垂直同期入力信号Ｖ
ＳＹＮＣは１ペ一ジ分のテスト印字が終了するまでＬで
ありクロック信号ＣＫ１は第１２図のクロック端子Ａ１
５に入力するクロック信号σＶ］と同一のものである。

４ビットコンパレータ４０．４１は４ビツトバイナリカ
ウンタ３７と８ビツトフリツプフロツプ４２の出力が一
致（Ａ、＝Ｂ□、　Ａ、＝Ｂ２．　Ａ、＝Ｂ、、　Ａ、
＝Ｂ、）したときのみＯＲ回路４３を通じてＡＮＤ回路
３８ｃにＤＡＴＡを出力するものである。なお最終的な
りＡＴＡはインバータ３８ｄ、ＡＮＤ回路３８ｃにより
ドツトカウントイネーブル信号ＤＴＣＮＥＮがＬの時の
み出力される。ＤＡＴＡは第１図と同様に第１２図に示
すデータ端子１３に出力される。まず書込みデータラッ
チ信号ＷＲＩがＬになると８ビツトフリツプフロツプ４
２はＣＰＵ４４の８ビツトデータバス４５のデータＤ７
〜ＤＯをラッチする。次に連続データラッチ信号ＷＲ２
により８ビツトデータバス４５のＤＯのデータをラッチ
３９にラッチする。このとき主走査１ラインをすべて白
または黒印字する場合はＩ）Ｏを０として（ラッチ３９
のＱ出力がＬ）ＡＮＤ回路３８ｂを閉とし、４ビツトバ
イナリカウンタ３７が歩進することを禁止する。次に第
５図及至第８図のようなテスト印字パターンを作成する
場合の動作について説明する。これらの図における矢印
は用紙４６の進行方向（副走査方向）を示す。まず第５
図（Ａ）のような副走査で２ドツトを主走査１６ドツト
毎に繰り返す例を説明する。同図（Ｂ）は同図（Ａ）の
部分拡大図である。

書込みデータラッチ信号ｖ１ゴによりＤ７〜ＤＯのデー
タ０００１　００００を８ビツトフリツプフロツプ４２
にラッチする。次いでＤＯのデータを１として連続デー
タラッチ信号ＷＲ２によりラッチ３９にラッチする。こ
れによりＡＮＤ回路３８ｂはＣＫＩにより動作が可能と
なる。まずＣＫＩのゼロクロック目は４ビツトバイナリ
カウンタ３７のＤ−Ａ出力はｏｏｏｏであるのでＤ３〜
Ｄｏ（ｌｐデータすなわち４Ｑ〜ＩＱのデータ０ｏ００
と一致し４ビツトコンパレータ４０からＤＡＴＡが出力
される。次にＣＫＩのクロックが１クロック進むと４ビ
ツトバイナリカウンタ３７の出力Ｄ−Ａが０００１とな
りＤ７〜Ｄ４のデータすなわち８Ｑ〜５Ｑのデータ００
０１と一致するので４ビツトコンパレータ４１からデー
タが出力される。２クロツクから１５クロツクまでの４
ビツトバイナリカウンタ３７のＤ−Ａ出力は００１ｏ〜
１１１１であるので４Ｑ〜ＩＱのデータ００００あるい
は８Ｑ〜５Ｑのデータ０００１と何れも一致しないので
４ビツトコンパレータ４０゜４１からは出力がない、す
なわち内印字である。

第２ライン以後も同様な動作を繰り返せばよい。

このように４ビツトバイナリカウンタ３７は１６クロツ
ク毎にｏｏｏｏ〜１１１１の出力を繰り返すのでＤ７〜
Ｄｏのデータを０００１　００００とすることにより第
５図のようなテストパターンが作成できる。

次に第６図（Ａ）（同図（Ｂ）は（Ａ）図の部分拡大図
）のような副走方向の所定ライン毎に主走査方向を１ラ
イン黒印字する場合の動作について説明する。まずＤ７
〜Ｄｏのデータを００００××××あるいはｘｘｘｘ　
　００００として書込みデータラッチ信号ＷＲＩにより
８ビツトフリツプフロツプ４２にラッチする。ここで×
は０あるいは１何れでも良い。次にＤｏをＯとして連続
データラッチ信号ＷＲ２によりラッチ３９にラッチさせ
ＡＮＤ回路３８ｂを閉状態とする。これにより４ビツト
バイナリカウンタ３７にはクロックε翌１が入力しない
のでドツトカウントイネーブル信号ＤＴＣＮＥＮがＬに
立下がった以後も４ビツトバイナリカウンタ３７のＤ−
Ａ出力は０ｏＯＯである。従ってＤ７〜Ｄ４が００００
の場合は４ビツトコンパレータ４１からＤＡＴＡが出力
される。またＤ３〜Ｄｏがｏｏｏｏの場合は４ビツトコ
ンパレータ４０からＤＡＴＡが出力される。

次に第２ラインから第１４ラインまでを内印字とするた
めにＤ７〜Ｄ４．Ｄ３〜Ｄｏのうち各々少なくとも１ビ
ツトだけ１であるデータ、例えば１０００　０００１を
出力し書込みデータラッチ信号Ｖπ］により８ビツトフ
リツプフロツプ４２にラッチし、次にＤｏをＯとして連
続データラッチ信号ＷＲ２によりラッチ３９にラッチす
る。ラッチ３９のＱ出力はＯであるため第１ラインと同
様４ビツトバイナリカウンタ３７は歩進せずドツトカウ
ントイネーブル信号ＤＴＣＮＥＮがＬに立下がった以後
もＤ−Ａ出力はｏｏｏｏであり、これはＤ７〜Ｄ４出力
あるいはＤ３〜ＤＯ出力の何れとも一致しないので４ビ
ツトコンパレータ４０゜４１からは出力がない。これら
を繰り返すことにより第６図のような主走査方向のライ
ンテストパターンが作成できる。本パターンは縦線２ド
ツトであるので従来例の第１３図（Ｃ）に比べ不良ドツ
トがあった場合印字が１ドツトとなって細くなるので不
良ドツトを容易に発見できる。

次に第７図　（Ａ）（（Ｂ）は部分拡大図）のような１
ドツトの斜線を印字する場合の動作について説明する。

同図は主走査方向及び副主査方向の１６ドツト毎に斜線
を印字するものである。本例の場合はＤ７〜Ｄ４とＤ３
〜Ｄｏは同一のデータを出力する必要がありまずＣＰＵ
４４はパスライン４５にｏｏｏｏ　　ｏｏｏｏを出力す
る。書込みデータラッチ信号ＷＲＩの動作は前２例と同
一である。次にＤｏを１としてＡＮＤ回路３８をクロッ
クＣＫＩに同期して開閉させる。４ビツトバイナリカウ
ンタ３７の出力はドツトカウントイネーブル信号ＤＴＣ
ＮＥＮが立下った時点でｏｏｏ。

であり、４ビットコンパレータ４０，４１何れからもＤ
ＡＴＡが出力される黒印字となる。クロック信号ＣＫＩ
の１クロツクから１５クロツクまではＤ−Ａが０００１
，００１０・・・１１１１でありＤ７〜Ｄ４．Ｄ３〜Ｄ
Ｏのデータ００ｏＯと不一致であるのでＤＡＴＡは出力
されず内印字となる。

従って第１ドツトを黒とし以後１６ドツト毎に黒印字と
なる。次に第２ラインについてはＤ７〜Ｄ４、Ｄ３〜Ｄ
ｏのデータを０００１とすることにより第１ドツトを内
印字、第２ドツトを黒印字、第３ドツト乃至第１６ドツ
トを内印字として、以後これを１６ドツト毎に繰り返す
。また第３ラインはＤ７〜Ｄ４．Ｄ３〜ＤＯを００１０
とすることにより第１乃第２ドツトを内印字、第３ドツ
トを黒印字、第４ドツト及至第１６ドツトを内印字とし
て以後これを１６ドツト毎に繰り返す。このようにして
Ｄ７〜Ｄ４．Ｄ３〜ＤＯのデータを第１ラインをｏ、ｏ
ｏｏとし、以後１ライン進む毎に０００１．００１０．
　・・１１１１とり、ｍれを＃ｌＪ返すことにより斜線
のテストパターンが作成できる。また第８図は第３図と
同一のテストパターンであり、第７図の動作に対してＤ
７〜Ｄ４及びＤ３〜ＤＯのデータをｏｏｏｏとして１２
８ライン、０００１として１２８ライン印字し、以後Ｄ
７〜Ｄ４及びＤ３〜ＤＯのデータを１ビツトシフトし、
これを繰り返せばよい。

次にこれらの動作を第９図のタイムチャートを用いて説
明する。ｋ及び０で示すＲＥＳ。

ＶＳＹＮＣは第２図の例と同一である。ｑに示されるＤ
７〜ＤｏはＣＰＵのパスライン４５のデータでありＲＡ
Ｍ４７．ＲＯＭ４８等と共通のパスラインである。まず
書込データラッチ信号ＷＲＩによりＤ７〜ＤＯのデータ
を８ビツトフリツプフロツプ４２にラッチする。第９図
のタイムチャートは第７図の斜線の場合の例を示してお
り、このときＣＰＵ４４はＤ７〜Ｄｏがｏｏｏｏ　　ｏ
ｏ。

Ｏであるデータをパスライン４５に出力する。次にＤ○
を１として連続データラッチ信号ＷＲ２によりＤ○のデ
ータをラッチ３９にラッチする。この時のＤ７〜Ｄ１の
データは１あるいはＯ何れでもよい。これによりドツト
カウントイネーブル信号ＤＴＣＮＥＮが、Ｌに立下がっ
た時点より４ピツ 中トバイナリカウンタ３７はクロックＣＫＩを計数開始
し、第１ドツトと第１７ドツト及び以後１６ドツト毎に
ｒに示すＤＡＴＡを出力する。第２ラインに対してはＤ
７〜Ｄｏを０００１　０００１とすることにより第２ド
ツトと第１８ドツト及び以後１６ドツト毎にＤＡＴＡを
出力する。

上述のように第４図のテストパターン発生回路によれば
データにより種々のテストパターンが作成可能であり、
不良ドツトの検出の他印字ブレ、画像カスレなどを発見
するのに適したテストパターンの発生が可能である。

また第１２図におけるＰＴＩに開披形、ＰＴ２に開披形
を印加すればネガ像が印字され、さらにデータ端子１３
に入力するＤＡＴＡとＰＴＩ、ＰＴ２の波形の選択によ
り正現像、反転現像、ポジパターン、ネガパターンの何
れにも対応可能である。

なお上述の実施例において液晶光プリンターを例に説明
したが、本発明はこれに限定されることなくＬＥＤプリ
ンター、マルチスタイラスプリンターなど主走査方向に
多数の書込みドツトを有するプリンターに退嬰できるこ
とは勿論である。

〔発明の効果〕

以上詳細に説明したように本発明によれば、プリンター
のテストパターンを発生するに当たり副走査方向に所定
ドツト＃毎に規則的に位置ズレしたテストパターンを印
字できるので書込みヘッドの不良ドツトを容易に発見す
ることができる。

【図面の簡単な説明】

第１図は本発明におけるテスト印字パターン発生回路図
、 第２図は第１図のタイムチャート、 第３図はテスト印字パターンのドツト構成図、第４図は
本発明における他の実施例のテスト印字パターン発生回
路図、 第５図（Ａ）、（Ｂ）、第６図（Ａ）、（Ｂ）、第７図
（Ａ）、（Ｂ）、第８図（Ａ）、（Ｂ）は他の実施例に
よるテスト印字パターンのドツト構成図、 第９図は第４図のタイムチャート 第１０図は液晶プリンターの断面図。 第１１図は液晶光シャッタの外観図、 第１２図（Ａ）、（Ｂ）は液晶光シャッタの駆動回路図
、 第１３図（Ａ）、（Ｂ）、（Ｃ）は従来のテストパター
ン図である。 ３・・・液晶ヘッド、３ｍ・・・液晶光シャッタ、３１
・・・マイクロシャッタ、１４・・・シフトレジスタ、
１８・・・データラッチ、１９・・・データ遅延部、２
ｏ・・・データ混合部、２１・・・ドライバー、２７．
２８゜２９．３０．３７・・・４ビツトバイナリカウン
タ、３０．４０．４１・・・４ビツトコンパレータ、３
９・・・ラッチ、４２・・・８ビツトフリツプフロツプ
、４４・・・ＣＰＵ、４５・・・パスライン特　許　出
　願　人　　カシオ電子工業株式会社同　　上　　　　
カシオ計算機株式会社第１図 第３図 ＣＢ）　　　　　　　　　　　　（Ａ）第５図 第６図 第１１図 第１３図

Claims (3)

【特許請求の範囲】
1. （１）主走査方向に多数の書込みドットを有するプリン
   ターのテストパターン発生装置において、所定周期で発
   生するクロック信号を計数する計数手段と、該計数手段
   の出力値と所定データを入力し該出力値と該所定データ
   を比較する比較手段と、該比較手段による前記出力値と
   前記所定データの一致検出に基づき前記書込みドットに
   所定信号を与える印字信号発生手段とを有することを特
   徴とするテストパターン発生装置。
2. （２）前記所定信号はドットを印字するための印字信号
   であることを特徴とする特許請求の範囲第１項記載のテ
   ストパターン発生装置。
3. （３）前記所定信号はドットを印字しないための非印字
   信号であることを特徴とする特許請求の範囲第１項記載
   のテストパターン発生装置。