JPH01166666A

JPH01166666A - 画像処理装置

Info

Publication number: JPH01166666A
Application number: JP32463387A
Authority: JP
Inventors: Tsutomu Sakuma; 勉佐久間
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-12-22
Filing date: 1987-12-22
Publication date: 1989-06-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、ファクシミリ、電子式複写機、電子式孔版印
刷用製版機等における画像処理装置に関するものである
。

従来の技術従来、第４図に示すように、画像人力１をラッチするデ
ータバッファ３と、入力同期信号２を逓倍する逓倍手段
４と、逓倍手段４を制御する拡大制御部５とを有し、拡
大制御部５の出力に制御されて逓倍手段４が入力同期信
号２を逓倍し、逓倍された入力同期信号Ｃがデータバッ
ファ３を制御するとともに、同期比カフとなる。画像人
力１はデータバッファ３に間引かれてラッチされ、画像
出力６となる。この画像出力６及び同期比カフにより画
像拡大が行なわれていた。

次に、この従来例を第５図のタイミングチャートに基づ
き説明する。第５図ａ　−ｄは第４図中の点ａｘｄの各
部波形を示している。本方式においては入力同期信号２
の立上りによって、画素が確定し、その時点での画像人
力１の値がその画素の値となるものである。

画像人力１の各画素はＮビットで構成されている従って
、第５図のａにおいて、ａ、ａ＋１゜ａ＋２．・・・・
・・は各々０〜（２Ｎ−１）のいずれかの値をとること
になる。今、制御部６からの信号により、信号ａのａ、
（ａ＋２）の画素を逓倍しようとするとき、逓倍手段４
に印加され、逓倍信号ｄが生成され、この信号ｄを用い
て、データバッファ３により信号ａから信号ｄのように
１．６倍に逓倍される。

第６図は画像信号の原稿上の画像マドリスクを示す図で
ある。この画像マドリスクを第４図に示す回路を用いて
１．６倍に主走査方向に逓倍したのが第７図の画像マド
リスクである。

発明が解決しようとする問題点上記従来例において、縦方向直線を１．５倍に逓倍する
とき次の如き問題が生じる。

すなわち、第６図において画素ａ、ｂ、ｃ、ｄ。

・・・・・・及び画素ａ＋４．ｂ＋４．ｃ＋４．ｄ＋４
゜・・・・・・が黒点ドツトで他が白点ドツトの場合、
第６図の如き逓倍をすると第８図の様になる。つまり、
左側の縦線ａは２倍になるものの、右側の縦線すは逓倍
されず非常に不自然な逓倍となる。この様な状態は２．
５倍、３．５倍、・・・・・・等においても生じる。

本発明はこの様な問題を解決出来る画像処理装置を提供
せんとするものである。

問題点を解決するための手段本発明は一進カウンタと、このＭ進カウンタにより制御
され、各サイクル毎に同一のＭビット情報を繰返し出力
する第１のデータセレクタと、前記Ｍビット情報によυ
前記各サイクル毎に（Ｎ−Ｍ）ビットだけホールド制御
されるアドレスカウンタと、前記アドレスカウンタによ
り指定されたアドレスに対応したデータを出力するメモ
リと、前記データと所定時間遅延させた前記データとの
計算を咎なうアキュムレータと、前記第１のデータセレ
クタの出力により前記アキュムレータと前記メモリの出
力のいずれかを選択する第２のデータセレクタとを有し
、Ｎ／Ｍ倍の画像拡大を行なう画像処理装置である。

作　　用上記本構成では、拡大する画素のデータを前後の画素の
データを考慮して作成しているので、不自然さの少ない
拡大動作をすることが出来る。

実施例第１図は本発明の実施例に係るＮ／Ｍ倍（Ｎ≧Ｍ）の画
像拡大処理回路を示すもので、説明の都合上、Ｎ＝７　
、Ｍ＝５の場合としたときの場合について述べる。同図
において、１１は３ピツ）Ｄ型フリップフロップ（以下
ＤＦＦ）、１２は３ビツトカウンタ、１３はｎ進カウン
タ、１４は８ビットＤＦＦ、１５はデータセレクタ、１
６は３段ＦＦからなるタイミング回路、１７はアドレス
カウンタ、１８はメモリ、１９は４ビツトＤＦＦ、２゜
は４ビットＤＦＦ、２１はアキュムレータ、２２はデー
タセレクタである。

今、７１５倍の拡大を実現するために、ｎ進カウンタ１
３で分子の「７」を設定する。入力端子Ａに（１１ｏ）
なる３ビツトデータを加える。このデータは３ピツ）Ｄ
ＦＦｌ　１に加えられ、そのＱ出力に（００１）の出力
が得られる。この出力により３ビツトカウンタ１２は（
ｏｏｌ）にデータロードされる。これにより、３ビツト
カウンタ１２は（Ｏｏｌ）からカウンタ動作を開始する
。この３ビツトカウンタ１２が「７」になるとＣＲＴ出
力により（００１）の初期値にロードされる。このよう
にして、３ビツトカウンタ１２のＱ出力は「１」〜「フ
」までの７進出力となる。

ここで、ｎ進カウンタ１３を６進カウンタとするために
は、入力端子Ａに（１０１）を加えると、３ビツトカウ
ンタ１２は（０１０）にデータロードされ、（０１０）
からカウント動作が開始する。

従って、３ビツトカウンタ１２のＱ出力は「２」〜「７
」までの６進出力となる。

この様にｎ進カウンタ１３は入力端子Ａに印加するデー
タにより所定のｒｎＪが設定される。

次に、７／６倍の拡大の分母「５」の設定について説明
する。入力端子Ａに（１０１１０１１Ｘ）の８ビツトデ
ータを入力する。このデータにおいて、（０）は隣接下
位ビットの状態を保持させる為に用い、（１）は隣接下
位ビットのアドレスをプラス１する為に用いられる。今
仮に、ｎ番地のアドレスにある場合、後述のように、（
１ｏ１１ｏ１１ｘ）の上位７ビツトにより（ｔ＋）、（
ｎ−Ｎ　）、（ｎ＋２）　、（！１１＋２）　。

（ｎ＋３）、（ｎ＋４）、（ｎ＋４）番地のアドレスが
指定される動作を行なう。すなわち、分母ｒＭ」の設定
は８ビツトデータを適時選択することにより可能である
。

８ビツトＤＦＦ１４の出力はデータセレクタ１６に入力
され、ｎ進カウンタ１３の７サイクルの繰返し信号によ
り、データセレクタ１６の出力は第２図（Ｃ）の様に、
（１１０１１０１）の繰り返し信号が出力される。

データセレクタ１５の出力はアドレスカウンタ１７に入
力され、出力が０のとき、アドレスカウンタ１７の出力
は保持動作がなされる。従って、アドレスカウンタ１７
の出力は第２図（ｂ）の如くなる。

アドレスカウンタ１７の出力は各番地に対応してデータ
を格納したメモリ１８に入力される。従って、メモリ１
８の出力は第２図（Ｃ）の如くなる。

ここで、メモリ１８の出力データＤｎ、Ｄｎ＋１・・・
・・・は各々４ビツトで構成されている。

メモリ１８の出力は４ピツ）ＤＦＦ１９を径由しでアキ
ュムレータ２１に印加される。このデータは第２図（ｄ
）の如くなる。又、メモリ１８の出力は４ピツ）ＤＦＦ
１９，２０を径由して同様にアキュムレータ２１に印加
される。このデータは第２図（−）の様になる。

第２図（ｄ）、（ｅ）に示すデータはアキュムレータ２
１により例えば平均値が算出される。この算出データは
第２図（ｆ）の様なデータとなり、データセレクタ２２
のＤＡ端子に印加される。

一方、４ビツトＤＦＦ２０の出力（第２図（ｅ））はデ
ータセレクタ２２のＤＢ端子に印加される。

ところで、タイミング回路１６の出力（第２図（ｑ））
はデータセレクタ２２のＳ端子に印加されている。この
Ｓ端子に印加されるビットが（１）のときはＤＢ端子に
印加されるデータが出力され１、　（０）のときはＤＡ
に印加されるデータが出力される。従って、データセレ
クタの出力は第２図（ｈ）の如くなり７１５倍の拡大が
なされる。

以上の説明から明らかなように　実施例では拡大しよう
とする画素データは前、後の画素データを考慮している
。つまシ、本実施例では一例として、前後の画素データ
の平均値を求めることにより拡大動作をしているのであ
る。従って、本実施例により、第４図において画素ａ、
ｂ、ｃ、ｄ・・・・・・及び画素ａ＋４　、ｂ＋４　、
ｃ−１−４・・・・・・が黒点ドツトで他が白点ドツト
の場合の７１５の拡大動作をすると、第３図の如き状態
となる。従って、従来に比較して拡大の不自然さが大巾
に少なくなる。

尚、上記実施例においては主走査方向の拡大のみを示し
たが、副走査方向の拡大は通常の方法により容易に実現
される。

発明の効果以上、本発明によれば、拡大する画素のデータを前後の
画素のデータを考慮して作成しているので不自然さの少
ない画像拡大をすることが出来、画像処理分野において
極めて有益なものである。

【図面の簡単な説明】

第１図は本発明の実施例に係るブロック図、第２図（−
）〜（ｈ）は第１図の各部データ図、第３図は本実施例
により出力したドツト出力配列図、第４図は従来例のブ
ロック図、第６図（Ｃ）ご（ｄ）は第４図の各部波形図
、第６図は画像データ配列図、第７図は拡大画像配列図
、第８図は従来法により出力したドツト出力配列図であ
る。１３・・・・・・ｎ進カウンタ、１５．２２・・・・・
・データセレクタ、１７・・・・・・アドレスカウンタ
、１８・・・・・・メモリ、２１・・・・・・アキュム
レータ。代理人の氏名　弁理士　中　尾　敏　男　ほか１名第３
ｒＩ！Ｊ＊ｅｏｏｏｏｅ。ｅｏｏｏｏｏ・０・　ｏｏｏｏｏ・０・　ｏｏｏｏｏ・０・　０００００・０第４図第ｓｖ！Ｊ（ｄ）　　　　　　　　　　　ａ、　　　　ｏＪ　　　
　（Ｌ４／　　　　（Ｌ＋２　　α＋２　　ａ、◆３昭
和６２年４　月　〆日

Claims

【特許請求の範囲】

Ｍ進カウンタと、このＭ進カウンタにより制御され、各
サイクル毎に同一のＭビット情報を繰返し出力する第１
のデータセレクタと、前記Ｍビット情報により前記各サ
イクル毎に（Ｎ−Ｍ）ビットだけホールド制御されるア
ドレスカウンタと、前記アドレスカウンタにより指定さ
れたアドレスに対応したデータを出力するメモリと、前
記データと所定時間遅延させた前記データとの計算を行
なうアキュムレータと、前記第１のデータセレクタの出
力により前記アキュムレータと前記メモリの出力のいず
れかを選択する第２のデータセレクタとを有し、Ｎ／Ｍ
倍の画像拡大を行なう画像処理装置。