JPH01165211A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH01165211A JPH01165211A JP62324725A JP32472587A JPH01165211A JP H01165211 A JPH01165211 A JP H01165211A JP 62324725 A JP62324725 A JP 62324725A JP 32472587 A JP32472587 A JP 32472587A JP H01165211 A JPH01165211 A JP H01165211A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- transistor
- driver circuit
- level
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 5
- 239000000872 buffer Substances 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入力信号を任意にオン、オフしうる増幅回路
に関するものである。
に関するものである。
本発明は、アクティブロードを有する差動増幅回路の出
力側にオープンドレイン型の増幅回路を設けて成る増幅
回路において、上記差動増幅回路を不動作状態にすると
同時に差動増幅回路の出力の電位を所定のレベルに固定
し、オープンドレイン型の増幅回路を確実に不作動状態
にするようにしたものである。
力側にオープンドレイン型の増幅回路を設けて成る増幅
回路において、上記差動増幅回路を不動作状態にすると
同時に差動増幅回路の出力の電位を所定のレベルに固定
し、オープンドレイン型の増幅回路を確実に不作動状態
にするようにしたものである。
例えば、電話機内で発生するＤＴＭＦ信号を回線に出力
する場合に、第２図に示される如きバッファ増幅回路が
従来から用いられている。このバッファ増幅回路は、一
対のＮチャンネル型のトランジスタ３，４のドレイン回
路側に、図示の如くミラー接続されて成る一対のＰチャ
ンネル型のトランジスタ１，２がアクティブロードとし
て設けられて成る差動増幅部りと、トランジスタ３のド
レインに接続されオープンドレイン型のドライバー回路
を構成するＰチャンネル型のトランジスタ６とを備え、
トランジスタ３．４のゲートに接続されている差動増幅
部りの差動入力端子８−９間に印加されるＤＴＭＦ信号
が、ドライバー回路の出力端子１１と電源−■との間に
接続される外部抵抗器１２によって取り出される構成と
なっている。
する場合に、第２図に示される如きバッファ増幅回路が
従来から用いられている。このバッファ増幅回路は、一
対のＮチャンネル型のトランジスタ３，４のドレイン回
路側に、図示の如くミラー接続されて成る一対のＰチャ
ンネル型のトランジスタ１，２がアクティブロードとし
て設けられて成る差動増幅部りと、トランジスタ３のド
レインに接続されオープンドレイン型のドライバー回路
を構成するＰチャンネル型のトランジスタ６とを備え、
トランジスタ３．４のゲートに接続されている差動増幅
部りの差動入力端子８−９間に印加されるＤＴＭＦ信号
が、ドライバー回路の出力端子１１と電源−■との間に
接続される外部抵抗器１２によって取り出される構成と
なっている。
なお、ここでコンデンサ７は、発振防止用の素子として
設けられている。
設けられている。
ところで、電話機においてＤＴＭＦ信号の出力が必要な
のはダイヤリング操作等のごく限られた短い時間だけで
ある。したがって、これらの所望の期間においてのみ差
動増幅部りに駆動電流を供給して作動可能とするため、
一対のトランジスタ３．４のソース回路と電源−Ｖとの
間にスイッチング素子として働くＮチャンネル型のトラ
ンジスタ５を設け、制御入力端子１０から入力される制
御電圧信号Ｃのレベルに応じてトランジスタ５の導通状
態を制御しうる構成が採用されている。
のはダイヤリング操作等のごく限られた短い時間だけで
ある。したがって、これらの所望の期間においてのみ差
動増幅部りに駆動電流を供給して作動可能とするため、
一対のトランジスタ３．４のソース回路と電源−Ｖとの
間にスイッチング素子として働くＮチャンネル型のトラ
ンジスタ５を設け、制御入力端子１０から入力される制
御電圧信号Ｃのレベルに応じてトランジスタ５の導通状
態を制御しうる構成が採用されている。
制御電圧信号Ｃは、ＤＴＭＦ信号の発生に関連して出力
され、ＤＴＭＦ信号を外部に送出することが必要な期間
のみアースレベル（「Ｈ」状態）となり、トランジスタ
５を導通状態として差動増幅部りを動作状態とするよう
になっている。一方、Ｄ Ｔ Ｍ Ｆ信号を出力する必
要がない場合には、制御電圧信号Ｃのレベルは？１８電
圧−■のレベル（ｒＬＪ状態）とされ、トランジスタ５
をオフ状態として差動増幅部りに電流が流れるのを禁止
し、これにより消費電力の低減を図っている。
され、ＤＴＭＦ信号を外部に送出することが必要な期間
のみアースレベル（「Ｈ」状態）となり、トランジスタ
５を導通状態として差動増幅部りを動作状態とするよう
になっている。一方、Ｄ Ｔ Ｍ Ｆ信号を出力する必
要がない場合には、制御電圧信号Ｃのレベルは？１８電
圧−■のレベル（ｒＬＪ状態）とされ、トランジスタ５
をオフ状態として差動増幅部りに電流が流れるのを禁止
し、これにより消費電力の低減を図っている。
第２図に基づいて説明した従来の回路においては、トラ
ンジスタ５をオフ状態とすると、トランジスタ３のドレ
インの電位が上昇してドライバー回路のトランジスタ６
をオフ状態に保持することになっている。しかし、アク
ティブロード型の場合には、トランジスタ２のスレショ
ールド電圧のために、トランジスタ３のドレインの電圧
はアース電位にまで上昇することはなく、フローティン
グの状態となるので、オープンドレイン型であるドライ
バー回路の出力の電位が変動することとなり、このバッ
ファ増幅回路の出力側に接続される回路又は装置がこれ
により誤動作を行なう原因となっていた。
ンジスタ５をオフ状態とすると、トランジスタ３のドレ
インの電位が上昇してドライバー回路のトランジスタ６
をオフ状態に保持することになっている。しかし、アク
ティブロード型の場合には、トランジスタ２のスレショ
ールド電圧のために、トランジスタ３のドレインの電圧
はアース電位にまで上昇することはなく、フローティン
グの状態となるので、オープンドレイン型であるドライ
バー回路の出力の電位が変動することとなり、このバッ
ファ増幅回路の出力側に接続される回路又は装置がこれ
により誤動作を行なう原因となっていた。
本発明の目的は、したがって、従来技術における上述の
問題点を解決することができる改善された増幅回路を提
供することにある。
問題点を解決することができる改善された増幅回路を提
供することにある。
上記目的を達成するため、本発明では、アクティブロー
ドを有する差動増幅部と、誤差動増幅部からの出力に応
答して作動するオープンドレイン型のドライバー回路と
を有し、上記差動増幅部と１１ａとの間に設けられたス
イッチング素子をオン。
ドを有する差動増幅部と、誤差動増幅部からの出力に応
答して作動するオープンドレイン型のドライバー回路と
を有し、上記差動増幅部と１１ａとの間に設けられたス
イッチング素子をオン。
オフすることにより上記差動増幅部に供給される作動電
流をオン、オフしうるようにした増幅回路において、上
記スイッチング素子のオン、オフ動作に関連して上記ド
ライバー回路の入力レベルを所定のレベルにクランプす
る手段を設けた点にある。
流をオン、オフしうるようにした増幅回路において、上
記スイッチング素子のオン、オフ動作に関連して上記ド
ライバー回路の入力レベルを所定のレベルにクランプす
る手段を設けた点にある。
スイッチング素子がオン状態となっている場合には、差
動増幅部には所定の作動電流が電源から供給され、クラ
ンプする手段は作動せず、ドライバー回路の入力レベル
は差動増幅部からの出力に応答して変化する。したがっ
て、差動増幅部に入力される信号がドライバー回路から
出力される。
動増幅部には所定の作動電流が電源から供給され、クラ
ンプする手段は作動せず、ドライバー回路の入力レベル
は差動増幅部からの出力に応答して変化する。したがっ
て、差動増幅部に入力される信号がドライバー回路から
出力される。
一方、スイッチング素子がオフ状態となっている場合に
は、差動増幅部には電源から作動電流が供給されず、差
動増幅部において電力は殆んど消費されない。そして、
この場合クランプする手段はドライバー回路の入力レベ
ルを所定のレベル状態にクランプし、差動増幅部の出力
がフローティング状態にあるにもかかわらず、ドライバ
ー回路の出力状態を所定の状態に保持する。
は、差動増幅部には電源から作動電流が供給されず、差
動増幅部において電力は殆んど消費されない。そして、
この場合クランプする手段はドライバー回路の入力レベ
ルを所定のレベル状態にクランプし、差動増幅部の出力
がフローティング状態にあるにもかかわらず、ドライバ
ー回路の出力状態を所定の状態に保持する。
以下、図示の一実施例により本発明の詳細な説明する。
第１図には、電話機内に設けられたＤＴＭＦ信号発生器
からのＤＴＭＦ信号を電話回線に送り出す場合にそのバ
ッファ増幅器として本発明による増幅回路を用いた場合
の一実施例が示されている。
からのＤＴＭＦ信号を電話回線に送り出す場合にそのバ
ッファ増幅器として本発明による増幅回路を用いた場合
の一実施例が示されている。
このバッファ増幅器２０は、一対のＰチャンネル型トラ
ンジスタ３，４を備えたアクティブロード型の差動増幅
部りと、誤差動増幅部りの出力側に設けられたＮチャン
ネル型のトランジスタ６から成るドライバー回路Ｏとを
備え、差動増幅部りはスイッチング素子として働くトラ
ンジスタ５を介して電源−■に接続されている。バッフ
ァ増幅器２０の上述した基本的構成は第２図に基づいて
詳述した回路構成と同一であるから、第１図中において
第２図中の各部と対応する部分には同一の符号を付して
その説明を省略する。
ンジスタ３，４を備えたアクティブロード型の差動増幅
部りと、誤差動増幅部りの出力側に設けられたＮチャン
ネル型のトランジスタ６から成るドライバー回路Ｏとを
備え、差動増幅部りはスイッチング素子として働くトラ
ンジスタ５を介して電源−■に接続されている。バッフ
ァ増幅器２０の上述した基本的構成は第２図に基づいて
詳述した回路構成と同一であるから、第１図中において
第２図中の各部と対応する部分には同一の符号を付して
その説明を省略する。
このバッファ増幅器２０は、トランジスタ５がオフ状態
となった場合におけるドライバー回路Ｏの入力レベルの
不安定性を解消するため、ドライバー回路Ｏの入力には
Ｐチャンネル型のスイッチングトランジスタ２２が設け
られている。スイッチングトランジスタ２２のドレイン
・ソース回路は、ドライバー回路Ｏの入力とアースとの
間に接続されており、そのゲートは端子１０に接続され
ている。
となった場合におけるドライバー回路Ｏの入力レベルの
不安定性を解消するため、ドライバー回路Ｏの入力には
Ｐチャンネル型のスイッチングトランジスタ２２が設け
られている。スイッチングトランジスタ２２のドレイン
・ソース回路は、ドライバー回路Ｏの入力とアースとの
間に接続されており、そのゲートは端子１０に接続され
ている。
端子１０には、入力端子８に所定のＤＴＭＦ信号Ｓ信号
力するためのＤＴＭＦ信号発生器２１から制御信号Ｃが
入力されている。この制御信号ＣはＤＴＭＦ信号Ｓ信号
力されている期間だけアースレベルで、他の期間は一■
レベルとなる信号である。
力するためのＤＴＭＦ信号発生器２１から制御信号Ｃが
入力されている。この制御信号ＣはＤＴＭＦ信号Ｓ信号
力されている期間だけアースレベルで、他の期間は一■
レベルとなる信号である。
なお、入力端子９は出力端子１１と接続されており、出
力端子１１からのＤＴＭＦ信号がフィードバンクされる
構成である。
力端子１１からのＤＴＭＦ信号がフィードバンクされる
構成である。
このような構成によると、ＤＴＭＦ信号発生器２１から
ＤＴＭＦ（δ号Ｓが出力されている場合には、制御信号
Ｃのレベルはアースレベルとなっているので、トランジ
スタ５はオン状態となって差動増幅部りには電源から作
動電流が供給され、一方、スイッチングトランジスタ２
２はオフとなり、ドライバー回路Ｏの入力レベルは差動
増幅部りの出力に応答して変化しうる状態となる。この
結果、出力端子１１からは、ＤＴＭＦ信号Ｓ信号力して
所要の出力を取り出すことができる。
ＤＴＭＦ（δ号Ｓが出力されている場合には、制御信号
Ｃのレベルはアースレベルとなっているので、トランジ
スタ５はオン状態となって差動増幅部りには電源から作
動電流が供給され、一方、スイッチングトランジスタ２
２はオフとなり、ドライバー回路Ｏの入力レベルは差動
増幅部りの出力に応答して変化しうる状態となる。この
結果、出力端子１１からは、ＤＴＭＦ信号Ｓ信号力して
所要の出力を取り出すことができる。
一方、ＤＴＭＦ信号発生器２１からＤＴＭＦ信号Ｓ信号
力されていない期間は、制御信号Ｃのレベルは一■とな
っており、トランジスタ５がオフとなって差動増幅部り
への作動電流の供給が停止され、差動増幅部りにおいて
無駄に電流が消費されるのが抑えられる。このとき、同
時にスイッチングトランジスタ２２がオンとなり、ドラ
イバー回路０の入力のレベルを略アースレベルにクラン
プするので、差動増幅部りの出力レベルがフローティン
グ状態となっても、これによりドライバー回路Ｏの出力
がふらつくことがなく、この場合、出力端子１１のレベ
ルは−■となる。
力されていない期間は、制御信号Ｃのレベルは一■とな
っており、トランジスタ５がオフとなって差動増幅部り
への作動電流の供給が停止され、差動増幅部りにおいて
無駄に電流が消費されるのが抑えられる。このとき、同
時にスイッチングトランジスタ２２がオンとなり、ドラ
イバー回路０の入力のレベルを略アースレベルにクラン
プするので、差動増幅部りの出力レベルがフローティン
グ状態となっても、これによりドライバー回路Ｏの出力
がふらつくことがなく、この場合、出力端子１１のレベ
ルは−■となる。
第３図には、第１図に示したバッファ増幅回路２０の変
形例が示されている。第３図に示すバッファ増幅回路は
、各トランジスタの極性が第１図のトランジスタと反対
になっている点が異なっているものであり、第３図に示
されるトランジスタは第１図中に示される対応するトラ
ンジスタの符号に「１」を付して示しである。第３図に
示す回路の動作は第１図の回路の場合と同様である。
形例が示されている。第３図に示すバッファ増幅回路は
、各トランジスタの極性が第１図のトランジスタと反対
になっている点が異なっているものであり、第３図に示
されるトランジスタは第１図中に示される対応するトラ
ンジスタの符号に「１」を付して示しである。第３図に
示す回路の動作は第１図の回路の場合と同様である。
なお、上記実施例では、電話機用のＤＴＭＦ信号をバッ
ファ増幅するだめの回路に本発明を適用した場合の一実
施例について説明したが、本発明は上記実施例に限定さ
れるものではなく、他の種々の信号を増幅又はバッファ
増幅するのに同様にして適用することができ、同様の効
果を得ることができるものである。
ファ増幅するだめの回路に本発明を適用した場合の一実
施例について説明したが、本発明は上記実施例に限定さ
れるものではなく、他の種々の信号を増幅又はバッファ
増幅するのに同様にして適用することができ、同様の効
果を得ることができるものである。
（発明の効果）
本発明によれば、上述の如く差動増幅部に作動電流を供
給するのを停止させても、その出力側に接続されたオー
プンドレイン型の出力回路の出力レベルがふらつくのを
確実に防止することができるので、電力消費の節約のた
めに差動増幅部の電流をオン、オフしても増幅動作に何
等の不都合を生じることがないものである。
給するのを停止させても、その出力側に接続されたオー
プンドレイン型の出力回路の出力レベルがふらつくのを
確実に防止することができるので、電力消費の節約のた
めに差動増幅部の電流をオン、オフしても増幅動作に何
等の不都合を生じることがないものである。
第１図は本発明の増幅回路の一実施例を示す回路図、第
２図は従来の増幅回路の回路図、第３図は第１図に示す
回路の変形例を示す回路図である。 １〜６・・・トランジスタ ２０・・・・・バッファ増幅器 ２２・・・・・スイッチングトランジスタＤ・・・・・
差動増幅部 Ｏ・・・・・ドライバー回路 Ｓ・・・・・ＤＴＭＦ信号 Ｃ・・・・・制御信号 以上 出願人 セイコー電子工業株式会社
２図は従来の増幅回路の回路図、第３図は第１図に示す
回路の変形例を示す回路図である。 １〜６・・・トランジスタ ２０・・・・・バッファ増幅器 ２２・・・・・スイッチングトランジスタＤ・・・・・
差動増幅部 Ｏ・・・・・ドライバー回路 Ｓ・・・・・ＤＴＭＦ信号 Ｃ・・・・・制御信号 以上 出願人 セイコー電子工業株式会社
Claims (1)
- （１）アクティブロードを有する差動増幅部と、該差動
増幅部からの出力に応答して作動するオープンドレイン
型のドライバー回路とを有し、前記差動増幅部と電源と
の間に設けられたスイッチング素子をオン、オフするこ
とにより前記差動増幅部に供給される作動電流をオン、
オフしうるようにした増幅回路において、前記スイッチ
ング素子のオン、オフ動作に関連して前記ドライバー回
路の入力レベルを所定のレベルにクランプする手段を備
えたことを特徴とする増幅回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324725A JP2665754B2 (ja) | 1987-12-21 | 1987-12-21 | 増幅回路 |
| US07/269,438 US4912426A (en) | 1987-12-21 | 1988-11-09 | Amplifier circuit |
| CA000584199A CA1298628C (en) | 1987-12-21 | 1988-11-25 | Amplifier circuit |
| EP88311631A EP0323059A3 (en) | 1987-12-21 | 1988-12-08 | Amplifier circuit |
| KR1019880016929A KR0149636B1 (ko) | 1987-12-21 | 1988-12-19 | 증폭기회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324725A JP2665754B2 (ja) | 1987-12-21 | 1987-12-21 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01165211A true JPH01165211A (ja) | 1989-06-29 |
| JP2665754B2 JP2665754B2 (ja) | 1997-10-22 |
Family
ID=18169010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62324725A Expired - Lifetime JP2665754B2 (ja) | 1987-12-21 | 1987-12-21 | 増幅回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4912426A (ja) |
| EP (1) | EP0323059A3 (ja) |
| JP (1) | JP2665754B2 (ja) |
| KR (1) | KR0149636B1 (ja) |
| CA (1) | CA1298628C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721504A (en) * | 1995-04-21 | 1998-02-24 | Mitsubishi Denki Kabushiki Kaisha | Clamping semiconductor circuit |
| CN109474246A (zh) * | 2018-10-31 | 2019-03-15 | 西安微电子技术研究所 | 电压箝位保护结构及运算放大器输入级结构 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI86013C (fi) * | 1989-03-29 | 1992-06-25 | Nokia Mobira Oy | Foerfarande foer omvandling av en operationsklass av en saendare. |
| US5448311A (en) * | 1994-08-22 | 1995-09-05 | Thomson Consumer Electronics, Inc. | Tri-state video differential driver |
| JP2694810B2 (ja) * | 1994-12-21 | 1997-12-24 | 日本電気株式会社 | 演算増幅器 |
| KR100190763B1 (ko) * | 1995-12-29 | 1999-06-01 | 김영환 | 차동 증폭기 |
| US6040740A (en) * | 1997-04-09 | 2000-03-21 | Lsi Logic Corporation | Audio transient suppression device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60123114A (ja) * | 1983-12-07 | 1985-07-01 | Nippon Telegr & Teleph Corp <Ntt> | 演算増幅器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3490048A (en) * | 1965-05-07 | 1970-01-13 | Gen Electric | Clamping circuit for register control |
| US4195266A (en) * | 1978-06-01 | 1980-03-25 | Intersil, Inc., | Commutating signal level translator |
| JPS5913409A (ja) * | 1982-07-14 | 1984-01-24 | Toshiba Corp | 電力増幅回路 |
| US4521737A (en) * | 1984-02-22 | 1985-06-04 | Motorola, Inc. | Bipolar-MOS current amplifier having active turn-off circuitry |
-
1987
- 1987-12-21 JP JP62324725A patent/JP2665754B2/ja not_active Expired - Lifetime
-
1988
- 1988-11-09 US US07/269,438 patent/US4912426A/en not_active Expired - Lifetime
- 1988-11-25 CA CA000584199A patent/CA1298628C/en not_active Expired - Lifetime
- 1988-12-08 EP EP88311631A patent/EP0323059A3/en not_active Withdrawn
- 1988-12-19 KR KR1019880016929A patent/KR0149636B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60123114A (ja) * | 1983-12-07 | 1985-07-01 | Nippon Telegr & Teleph Corp <Ntt> | 演算増幅器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721504A (en) * | 1995-04-21 | 1998-02-24 | Mitsubishi Denki Kabushiki Kaisha | Clamping semiconductor circuit |
| CN109474246A (zh) * | 2018-10-31 | 2019-03-15 | 西安微电子技术研究所 | 电压箝位保护结构及运算放大器输入级结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4912426A (en) | 1990-03-27 |
| KR0149636B1 (ko) | 1998-12-15 |
| EP0323059A2 (en) | 1989-07-05 |
| KR890011195A (ko) | 1989-08-14 |
| JP2665754B2 (ja) | 1997-10-22 |
| CA1298628C (en) | 1992-04-07 |
| EP0323059A3 (en) | 1989-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100232661B1 (ko) | 아날로그 스위치회로 | |
| JPH01165211A (ja) | 増幅回路 | |
| JPH07118947B2 (ja) | 半導体装置 | |
| US5510735A (en) | Comparator circuit for generating a control signal corresponding to a difference voltage between a battery voltage and a power supply voltage | |
| JP2003114727A (ja) | 電源回路 | |
| KR960009401A (ko) | 비교기 회로 | |
| JPH0318119A (ja) | 相補形金属酸化物半導体トランスレータ | |
| JPS5941205B2 (ja) | 電子回路 | |
| JPH03175730A (ja) | 出力バツフア | |
| JP2638252B2 (ja) | 高速バス回路 | |
| US6304112B1 (en) | Integrated circuit provided with a fail-safe mode | |
| KR0145857B1 (ko) | 연산증폭기에 있어서 전류소모 최적화 회로 | |
| US6049226A (en) | Level converter | |
| JPH0292005A (ja) | 電圧バッファ増幅回路 | |
| JPS60217709A (ja) | 演算増幅回路 | |
| KR100266680B1 (ko) | 저전압 전원 구동 제어 회로 | |
| JPH08273370A (ja) | 半導体記憶装置 | |
| JP2745619B2 (ja) | 出力回路 | |
| JPH0695614B2 (ja) | 増幅回路 | |
| KR950033825A (ko) | 신호선 절환 회로 | |
| KR100200774B1 (ko) | 기생 다이오드를 이용한 고속,저전력 소모형 비교기 | |
| KR100221070B1 (ko) | 래치형 센스앰프회로 | |
| JPH0269006A (ja) | 差動増幅器 | |
| JPH0879036A (ja) | スイッチ回路 | |
| JPH0221810Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 11 |