JPH01161484A

JPH01161484A - 表示装置

Info

Publication number: JPH01161484A
Application number: JP62318523A
Authority: JP
Inventors: Hiroyuki Suzuki; 浩之鈴木
Original assignee: Fuji Electric Co Ltd; Fuji Facom Corp
Current assignee: Fuji Electric Co Ltd; Fuji Facom Corp
Priority date: 1987-12-18
Filing date: 1987-12-18
Publication date: 1989-06-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、複数の画像メモリの各々から所定数画素単位
で読出される各画像データを互いに重ね合わせて表示す
るための表示装置に関する。

〔従来の技術〕

第５図に従来のデイスプレィ装置における表示制御部の
構成を示す。同図において、１は表示制御回路、２は画
像メモリＩ、３は画像メモリ■、４は表示データ処理部
、５はＣＲＴデイスプレィの如き表示装置、６は表示ア
ドレス発生部、７はメモリスキャンアドレス、８はメモ
リ制御信号、９は画像データＩ、１０は画像データ■、
１１は表示データ、１２は表示アドレスを示す。

第５図に示すような表示制御部では、画像メモＩ７２及
び画像メモリ３は表示制御回路１によって読出し制御さ
れて、画像データ９．１０を出力する。画像データは表
示データ処理部４により輝度変換１画面制御等の処理後
、デイスプレィ装置５へ入力される。

いま、例えば第６図（イ）が画像メモリ３の、また同図
（ロ）が画像メモリ２の内容であるとする。この時、Ａ
−Ｂ矩形領域（ウィンドウ領域）にＡ’−Ｂ’矩形領域
を表示させようとすると、表示制御回路１は ■　画像メモリ３をスキャンし、Ａ点かどうか判別する
。

■　スキャン座標がＡ（ａ、ａ）に一致したら、画像メ
モリ２のＡ′（ａ′、ａ′）からスキャンを始める。

■　スキャンＸ座標がｂに一致したら、画像メモリ３に
もどってスキャンする。

■　■、■と同様にして、スキャン座標を切替えながら
、Ｂ　（ｂ、ｂ）点までスキャンしていく。

という動作をくり返すことになる。つまり、こうした回
路構成では、表示制御回路によって、画像メモリスキャ
ンアドレスを変更しながら画像メモリ制御をして、ウィ
ンドウを発生させるようにしている。

〔発明が解決しようとする問題点〕

しかしながら、以上述べてきたようなウィンドウ発生方
式では、画像メモリスキャンアドレスの変更を表示動作
と同時に行なう必要があり、画像メモリの表示制御回路
が非常に複雑になる。また、複数のウィンドウを発生さ
せようとすると、各々のウィンドウ間の制御が必要とな
り、更に複雑になるという問題がある。

したがって、本発明は簡単な構成で高速かつ柔軟にウィ
ンドウを発生させることが可能な表示装置を提供するこ
とを目的とする。

〔問題点を解決するための手段〕

画像メモリの各々に対し、ウィンドウ領域を設定する設
定回路と、表示アドレスを該設定されたウィンドウ領域
座標と比較し該領域内にあるか否かを判定する比較回路
と、該比較結果に応じ所定数画素単位の画像データのう
ちマスクすべきものとそうでないものとを１画素単位で
決定するマスク回路とからなる表示領域制限回路を設け
、各表示領域制限回路によりそれぞれ画像データを選択
的に読出して表示する。

〔作用〕

表示領域制限回路により任意の位置にウィンドウを形成
できるようにし、重ね合わせ表示を容易にする。

〔実施例〕

第１図は本発明の実施例を示すブロック図、第２図はそ
の動作を説明するための説明図である。

第１図から明らかなように、この実施例は表示領域制限
回路１３．１４を設けた点が特徴で、画像メモリ２９画
像メモリ３から読み出された画像データ９２画像データ
１０はそれぞれ第１の表示領域制限回路１３．第２の表
示領域制限回路１４で指定された矩形領域内のデータと
なり、表示データ処理部４へ送られる。

例えば、第２図（イ）、（ロ）に示すような画像データ
がある場合に、単に２つの画像を重ね合わせると、表示
画面は同図（ハ）に示す様になるが（た〜゛し、これは
画像データの重ね合わせの順位がメモリ３よりもメモリ
２の方が高い場合であり、この順位が逆になると表示画
面も異なることになる。）、Ａ−Ｂ矩形領域を設定して
表示領域の制限を行うと、表示画面は同図（ニ）の如く
なり、Ａ−Ｂ矩形領域（ウィンドウ領域）にのみ画像メ
モリ２のデータを出力することができ、その他の領域は
マスクすることができる。ただし、実際の回路の場合は
画像メモリから読み出される画像データが非常に高速な
ため、８ピクセルパラレルデータとするのが一般的であ
る。したがって、８ビクセル単位で高速に処理しつ−１
ピクセル単位のウィンドウを発生する必要がある。

か＼る機能をもつ表示領域制限回路の具体例を第３図に
、またその動作説明図を第４図に示す。

なお、第３図において、１８は表示領域設定レジスタ、
１９はデコーダ、２０は比較器、２７はマスク回路、Ａ
Ｎ　（ＡＮＯ−ＡＮ７）はアンドゲートである。

こ〜で、第３図の表示領域設定レジスタ１８には、前も
って矩形領域の開始及び終了座標が設定されているので
、表示アドレスと表示領域開始座標２１及び表示領域終
了座標２２が常に比較器２０により比較され、矩形領域
内であればＸ（水平）左端判別信号し、矩形内部判別信
号Ｍ、　Ｘ　（水平方向）右端判別信号Ｒのうちどれか
が出力される。

これらの条件に応じて開始、終了のＸ座標下位３ビツト
（画像データが８ピクセル単位で読み出されるため）の
デコード信号が得られる。このＸ方向デコード信号２６
はマスク回路２７によりマスクデータとなり、アンドゲ
ートＡＮにて画像データ９と論理積をとることにより、
矩形領域外の画像データを１ビクセル単位で処理するこ
とができる。このようにして、画像データ１５が得られ
る。

上述の動作を表示画面１７で示すと、第４図のようにな
る。今、Ａ−Ｂにウィンドウを発生させたとすると、表
示画面上はＸ方向８ビクセル単位になっているが、ウィ
ンドウ内のＸ左端およびＸ右端では第４図の様に、８ビ
クセル内の所定１ケ所で画像データをマスクする処理を
行う。例えばＸ左端が８ビクセル内のビクセル５である
とすると、ビクセル４と対応するデコーダ１９の出力を
′“０″　（他は°゛１°“）とすることにより、マス
ク回路２７のビクセル４からビクセル０に対応する出力
が全てパ０”となるので、アンドゲートＡＮ０〜ＡＮ４
は開かれず、この部分の画像データ９がマスクされるこ
とになる。Ｘ右端についても、これと同様の処理が行わ
れる。

〔発明の効果〕

以上のように、本発明によれば、複数の画像メモリを有
する表示装置において、メモリの１プレーンごとに表示
領域制限回路を持たせるようにしたので、表示のための
回路が簡素化されるだけでなく、画像メモリの内容に影
響を与えることなく、１ビクセル単位で高速かつ柔軟に
ウィンドウを発生させることができる利点がもたらされ
る。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は第
１図の表示動作を説明するための説明図、第３図は第１
図の表示領域制限回路の具体例を示すブロック図、第４
図は第３図の動作を説明するための説明図、第５図は表
示装置の従来例を示すブロック図、第６図は第５図の動
作を説明するだめの説明図である。符号説明 ■・・・表示制御回路、２．３・・・画像メモリ、４・
・・表示データ処理部、５・・・表示装置、６・・・表
示アドレス発生部、１８・・・表示領域設定レジスタ、
１９・・・デコーダ、２０・・・比較器、２７・・・マ
スク回路、ＡＮ・・・（ＡＮＯ〜ＡＮ７）・・・アンド
ゲート。代理人　弁理士　並　木　昭　夫代理人　弁理士　松　崎　　　清第１Ｐ第２図第３図第４図第５図

Claims

【特許請求の範囲】複数の画像メモリの各々から所定数画素単位で読出され
る各画像データを互いに重ね合わせて表示するための表
示装置において、前記画像メモリの各々に対し、ウィンドウ領域を設定する設定回路と、表示アドレスを設定されたウィンドウ領域データと比較
し該領域内にあるか否かを判定する比較回路と、該比較結果に応じ所定数画素単位の画像データのうちマ
スクすべきものとそうでないものとを１画素単位で決定
するマスク回路と、からなる表示領域制限回路を設け、該各表示領域制限回
路によりそれぞれ画像データを選択的に読出して表示す
ることを特徴とする表示装置。