JPH01160082A - スルーホール配線基板の製造方法 - Google Patents

スルーホール配線基板の製造方法

Info

Publication number
JPH01160082A
JPH01160082A JP31934787A JP31934787A JPH01160082A JP H01160082 A JPH01160082 A JP H01160082A JP 31934787 A JP31934787 A JP 31934787A JP 31934787 A JP31934787 A JP 31934787A JP H01160082 A JPH01160082 A JP H01160082A
Authority
JP
Japan
Prior art keywords
hole
etching resist
conductive paste
holes
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31934787A
Other languages
English (en)
Inventor
Sukeo Kai
甲斐 貮夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SMC Corp
Original Assignee
SMC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SMC Corp filed Critical SMC Corp
Priority to JP31934787A priority Critical patent/JPH01160082A/ja
Publication of JPH01160082A publication Critical patent/JPH01160082A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)産業上の利用分野 この発明は、感光性の工、チングレジストを使用して、
非回路部の導体部をエツチングする工程を含むスルーホ
ール配線基板の製造方法に関する(bl従来の技術 スルーホール配線基板の従来の製造方法には、孔埋め法
や半田2+1離法などがあるが、これらの方法はスルー
ホール欠けを発生したり薬品コスI・が高くなるなどの
不都合がある。ぞごで最近、感光性のエツチングレジス
トを電着塗装方式によってスルーホールの内壁を含む回
路部に形成し、上記の方法の欠点を解消し、かつ高密度
な配線パターンを形成する方法が提案されている。この
方式ではスルーホールの内壁を含む回路部に感光性のエ
ツチングレジストを露出させた状態で基板全面を露光し
、上記回路部に載せであるエソチンブレジスI・を光硬
化させる。その後不要な皮膜を除去し 5てエツチング
を行うことにより非回路部のm体部(銅など)を取り除
く。
[c)発明が解決しようとする問題点 しかしながら、感光性工・7チングレジストを使用する
上記の従来の方法では、基板全面を露光するときに、ス
ルーホール内壁に十分な光が照射されない場合がある。
これは特に直径Q、4mm以下の微小径のスルーホール
の場合には特に顕著である。第4図はこの様子を示して
いる。基板1の全面およびスルーホール4の内壁には銅
などの材料からなる導体部2が形成され、さらにスルー
ホール内壁を含む回路部に感光性のエツチングレジスト
3が電着塗装方式によって形成されたのち、紫外線ラン
プ5によって基板全面が露光される。このとき基板1の
表面の回路部は紫外線の十分な照射を受けるが、スルー
ホール4の内壁は十分に照射されない。このため、スル
ーホール内壁のエツチングレジスト3が十分に硬化され
ず、基板洗浄時にこの未硬化状態のエツチングレジスト
がスルーホール内壁から剥離してしまう場合があった。
この発明の目的は、スルーホールを含む基板の回路部全
面にエツチングレジスト膜を電着塗装することにより、
エソチング工程においてスルーホールの内壁が露出する
ことを防止し、特に微小径スルーホールの信頼性を高く
維持できるスルーホール配線基板の製造方法を提供する
ことにある。
fd)問題点を解決するための手段 この発明のスルーホール配線基板の製造方法は、スルー
ホールを含む基板全面に導体部を形成したのち、スルー
ホールに導電性のペース144を埋め込むとともに、ス
ルーホールを含む回路にのみ感光性エソチンブレジスI
・を露出させて基板全面を露光し、ついで光硬化したエ
ソヂングレジスト領域以外の領域の導体部をエツチング
により除去して回路パターンを形成することを特徴とす
る。
(e)作用 この発明の作用を第1図を参照して説明する。
第1図はこの発明の露光工程を示している。この露光工
程では、第4図に示す従来の露光工程に比較してエツチ
ングレジスト3が基板1の露光面のスルーホール4をも
被覆している点が異なる。このように、エツチングレジ
スト3によってスルーホール4も被覆されるようにする
には、スルーホール4’?;−’fQ電性ペースト11
により孔埋めし、その状態で基板にたいする電着塗装を
行う。このようにすると、紫外線ランプ5がらの紫外線
の照射によりエラチンフラジスト3がスルーホール4を
含む回路部全面において硬化し、スルーホール4を含む
回路部を被覆する。このため、非回路部を除去するエソ
チング工程においてスルーホールの内壁が外部に露出し
て導体部が除去されることがない。
(f)実施例 第2図は、この発明にかかるスルーホール配線基板の製
造方法を工程順に示している。以下各工程の説明を行う
(A)ガラスエポキシ、紙エポキシ、紙フエノールなど
の素材を用意して基板1を形成する。
(B)基板1の所定の箇所に孔開は加工を行う(C)孔
部4の内壁および基板1の表裏面全体に公知の化学メソ
:1−を行い、メソ:1−膜7を施ず。
(D)さらに上記化学メツキによって析出したメツキ膜
上に電気メツキ層8を形成する。
(E)ついで上記電気メ・y 4−W48上に回路部以
外となる領域を適当な絶縁膜9で被う。この絶縁膜9は
スクリーン印刷法などによって形成される(F)つづい
て上記の基板1の孔部4に導電性ペースト材を埋め込む
。この導電性ペーストは炭酸力ルシュウム、硝石、炭酸
バリウム、炭酸マグネシウムまたは酸化亜鉛などと、カ
ーボン粉末または金属粉末とを混合して導電性を与えた
インクである。孔埋め方法はスクリーン印刷と同様な方
法でインクをスクリーン上から孔部内に注入する(G)
つづいて、孔部4を閉塞された基板1を電着液内に浸漬
し、電気メツキ層8および導電性ペースト11を一方の
電極にして電着塗装を行う。電着液には公知の物を使用
することができるが、本発明においては紫外線照射によ
って硬化する感光剤の混在したものを使用する。この工
程によってスルーホールを含む回路部に感光性のエツチ
ングレジスト10が形成される。
(旧つぎに、基板1の両面に紫外線ランプ5を配置して
紫外線5aを両面がら照射する。これによって基板1の
感光性のエツチングレジストを硬化させる。この場合、
基板1の片面のみに紫外線ランプ5を配置するものであ
ってもよい。
(1)紫外線ランプ5を取り払い、弱アルカリ液で絶縁
膜9を除去するとともに、エソチング工程で非回路部の
導体部8を取り除く。
(J)さらに回路部のエツチングレジスト10及び導電
性ペースト11を除去して回路パターンの形成を完了し
、図示しないソルダーレジストなどの処理を行って基板
の製造を完了する。
以上の製造方法のうち、(F)の工程で電着塗装前に孔
部4を導電性ペース(・11により閉塞するために、(
G)の電着塗装工程でスルーホールを含む全ての回路部
表面にエツチングレジスト膜を形成することができる。
なお、導電性ペーストに代えて絶縁性ペーストを使用し
て電着塗装を行うとスルーホールにエツチングレジスト
膜が形成されなくなるが、これによってスルーホールと
エツチングレジスト膜との間に段差が形成され、この部
分において導体部を完全に被覆できない場合が生じるた
め、この状態でエソチング工程に移ると基板表面の回路
部とスルーホールの導体部との馨ぎ口の部分が除去され
てしまう可能性がある。しかし、本実施例では導電性ペ
ーストを使用しているためにスルーホールにおいて段差
ができず、スルーホールを完全に覆うフラン1〜なエツ
チングレジスト膜が形成される。このため、上記のよう
な問題は全く生じない。
第3図は、写真法を利用した本発明の製造方法の一部を
示す。
上記の第2図に示す製造方法では、(E)の工程におい
て印刷によって絶縁膜9を形成し、(G)の工程でスル
ーホールを含む回路部にのみエツチングレジスト10を
形成するようにしているが、第3図に示す製造方法では
上記(E)の工程に代えて基板全面に対してエッチング
レジスト10を形成する(F′)。そして上記(G)の
工程に代えて非回路部を被うネガフィルム19を基板上
に載せて上記(1工)以下の工程にうつる(F′)。
なお、第3図の(F′)の工程の前に孔部4を導電性ベ
ース1〜11により被覆しておくことばいうまでもない
。このような方法によっても上記第2図に示す方法と同
様に、エソチング工程においてスルーホールの内壁が外
部に露出することを確実に防止できる。
(g1発明の効果 以上のようにこの発明によれば、エツチングレジスト膜
の電着■装工程に先立って導電性のペースト材によりス
ルーホールを孔部めすることによって、スルーホールを
含む回路部の表面にエツチングレジストを形成すること
ができる。このため、非回路部のエソチング工程におい
てスルーホールの内壁が外部に露出することがなく、こ
の部分がエツチングされてしまうことを防止でき、スル
ーホールの信頼性を確実に向上できる利点がある
【図面の簡単な説明】
第1図は、本発明の製造方法を説明するだめの図、第2
図は本発明に係る製造方法を工程順に説明する図、第3
図はその変形例を示す図である。 また、第4図は従来の製造方法を説明するための図であ
る。 1一基板、 2−銅体部、 3−エツチングレジスト、 4−スルーホール、 11−導電性ペースト。 出願人  株式会社ニスエムシー

Claims (1)

    【特許請求の範囲】
  1. (1)スルーホールを含む基板全面に導体部を形成した
    のち、スルーホールに導電性のペースト材を埋め込むと
    ともに、スルーホールを含む回路にのみ感光性エッチン
    グレジストを露出させて基板全面を露光し、ついで光硬
    化したエッチングレジスト領域以外の領域の導体部をエ
    ッチングにより除去して回路パターンを形成することを
    特徴とするスルーホール配線基板の製造方法。
JP31934787A 1987-12-16 1987-12-16 スルーホール配線基板の製造方法 Pending JPH01160082A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31934787A JPH01160082A (ja) 1987-12-16 1987-12-16 スルーホール配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31934787A JPH01160082A (ja) 1987-12-16 1987-12-16 スルーホール配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPH01160082A true JPH01160082A (ja) 1989-06-22

Family

ID=18109141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31934787A Pending JPH01160082A (ja) 1987-12-16 1987-12-16 スルーホール配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH01160082A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0492496A (ja) * 1990-08-08 1992-03-25 Hitachi Ltd プリント基板の製造方法と電子部品の実装方法
JP2008095460A (ja) * 2006-10-16 2008-04-24 Matsushita Electric Works Ltd 洋風便器装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0492496A (ja) * 1990-08-08 1992-03-25 Hitachi Ltd プリント基板の製造方法と電子部品の実装方法
JP2008095460A (ja) * 2006-10-16 2008-04-24 Matsushita Electric Works Ltd 洋風便器装置

Similar Documents

Publication Publication Date Title
US7776199B2 (en) Printed wiring board and production method thereof
JPH01160082A (ja) スルーホール配線基板の製造方法
JP2699920B2 (ja) 多層印刷配線板の製造方法
JPH08186373A (ja) プリント配線板の製造方法
JPH036880A (ja) ブリント配線板及びその製造方法
JP3663987B2 (ja) プリント配線板の製造方法
JPH1168297A (ja) 回路基板の製造方法
JPH03255693A (ja) 印刷配線板の製造方法
JP3191686B2 (ja) 印刷配線板の製造方法
JP3879132B2 (ja) プリント配線板の製造方法およびプリント配線板
JPH1187924A (ja) 非貫通ビアホールを有する多層プリント配線板
JPH053388A (ja) 多層プリント基板の製造方法及び多層プリント基板用絶縁層
JPH0357292A (ja) プリント基板の製造方法
JPH02119298A (ja) 半導体素子搭載用多層印刷配線板の製造方法
JP2005085898A (ja) プリント配線基板の製造方法
JPH0353587A (ja) レジストパターンの形成方法
JPH05315744A (ja) フィルム基板の製造方法
JPH05243709A (ja) 印刷配線板の製造方法
JPH06283858A (ja) 印刷配線板の製造方法
KR20060062892A (ko) 인쇄회로기판의 회로패턴 형성방법
JPH07321461A (ja) 印刷配線板の製造方法
JPS63131595A (ja) 印刷配線板の製造方法
JPH05175652A (ja) プリント配線板の製造方法
JPH06177508A (ja) プリント配線板の製造方法
JPH06318774A (ja) 印刷配線板の製造方法