JPH01147541U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案によるフレーム同期回路の実施
例を示すブロツク図、第２図は従来の回路の例を
示す図、第３図は前方、後方保護時間および最悪
同期復帰過程におけるフレーム同期復帰時間を説
明するための図、第４図は、切替パルス入力をハ
イからローに切替えたときの第１図各部の動作例
を示すタイミングチヤート、第５図は切替パルス
入力をローからハイに切替えたときの第１図各部
の動作例を示すタイミングチヤートである。 １０１……第１の分岐回路、１０２……フリツ
プフロツプ、１０３……第２の分岐回路、１０４
……切替回路、１０５……フレームカウンタ回路
、１０６……同期検出回路、１０７……同期保護
回路、１０８，１０９……ノア回路、１１０，１
１１……ノア回路１０８の入力端子、１１２，１
１３……ノア回路１０９の入力端子、１１４……
オア回路、１１５……オア回路１１４の出力端子
、１１６……切替パルス入力端子、１１７……デ
ータ入力端子、１１８……クロツク入力端子、１
１９……データ出力端子、１２０……クロツク出
力端子、１２１……同期外れ情報出力端子、２０
１……同期検出回路、２０２……同期保護回路、
２０３……フレームカウンタ回路、２０４……デ
ータ入力端子、２０５……クロツク入力端子、２
０６……データ出力端子、２０７……クロツク出
力端子、２０８……同期外れ情報出力端子、３０
１……フレーム同期回路入力データ、３０２……
フレーム同期パルス、３０３……同期外れ情報出
力、４０１……ノア回路１０８の端子１１１の入
力、４０２……ノア回路１０８の端子１１０の入
力、４０３……ノア回路１０９の端子１１３の入
力、４０４……ノア回路１０９の端子１１２の入
力、４０５……オア回路１１４の端子１１５の出
力、４０６……フレーム同期パルス、４０７……
端子１２１のフレーム同期外れ情報の出力、５０
１……ノア回路１０８の端子１１１の入力、５０
２……ノア回路１０８の端子１１０の入力、５０
３……ノア回路１０９の端子１１３の入力、５０
４……ノア回路１０９の端子１１２の入力、５０
５……オア回路１１４の端子１１５の出力、５０
６……フレーム同期パルス、５０７……端子１２
１のフレーム同期外れ情報の出力。

Claims (1)

【実用新案登録請求の範囲】
1. 入力データを２つに分岐し、分岐された２つの
   データのうち、一方のデータの極性を反転させる
   第１の分岐回路と、前記２つのデータのうち、他
   方のデータを１ビツト遅延させるフリツプフロツ
   プと、切替パルスを２分岐し、２分岐した一方の
   切替パルスの極性を反転させる第２の分岐回路と
   、前記第２の分岐回路出力により前記第１の分岐
   回路の反転したデータと前記フリツプフロツプの
   １ビツト遅延したデータとの切替を行なうオア回
   路およびノア回路よりなる切替回路と、入力クロ
   ツクによつてフレーム同期パルスを発生させるフ
   レームカウンタ回路と、前記フレームカウンタ回
   路出力と前記切替回路出力データとの比較を行な
   う同期検出回路と、前記同期検出回路においてフ
   レーム同期パルスとデータ中のフレームパルスと
   の位置が一致したとき前方保護時間を取り、前記
   フレーム同期パルスとデータ中のフレームパルス
   との位置が外れたとき後方保護時間を取り、前記
   保護時間経過後には同期外れ情報と同期情報とを
   切替出力する同期保護回路を含み、前記切替パル
   スをローレベルからハイレベルおよびハイレベル
   からローレベルに変化させ、前記同期保護回路の
   出力情報を得ることにより前方保護時間、後方保
   護時間および最悪同期復帰過程におけるフレーム
   復帰時間の測定を行なうことを特徴とするフレー
   ム同期回路。