JPH0114552B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、情報処理回路を有する電子装置に
関する。

従来、例えば時、分表示、カレンダー表示、あ
るいはストツプウオツチ、各種アラーム表示等の
時計機能の他、電子式卓上計算機のような各種の
計算機能、又は両者を組み合せて時間情報と他の
情報との乗除等を行なう複合機能を持たせた電子
式多機能時計が提案されている。

この場合、論理システムのクロツク信号として
基準時間パルスを形成するための略32KHzの水晶
発振回路の出力を用いるものであつた。

電子時計においてリアルタイムとしての情報処
理動作は、基準時間パルスの到来毎に常時行なう
必要があるに対し、キー入力の指示に従うこの他
の時計動作、各種計算動作は上記リアルタイムの
情報処理動作とともに行なう必要がある。

したがつて、上述のように32KHz程度の低周波
信号に基づいて論理システムのためのクロツク信
号を形成したのでは、上記リアルタイムとしての
情報処理の間隔に組み込むことができるプログラ
ムステツプ数が少なくなる。その結果リアルタイ
ム処理と他の処理とのシリアル処理が困難とな
る。

上述のような低周波のクロツク信号により上述
のような処理能力を得るためには、それぞれの処
理をパラレルに行なうようにすれば良い。しかし
ながら、このようなパラレル処理の場合、それぞ
れの情報処理に応じて、例えば計算処理専用の論
理システム、アラーム処理専用の論理システムあ
るいはストツプウオツチ専用の論理システムを設
けることとなる。そのため、多機能化に伴ない論
理システムが複難大型化してしまう。

従つてこの発明の１つの目的は、システムの簡
素化を図つた電子式多機能時計を提供することに
ある。

この発明の他の目的は低消費電力にできる情報
処理回路を有する電子装置を提供することにあ
る。

この発明の一実施例においては、基準時間パル
スを形成するための水晶発振回路の他に、リアル
タイム動作のための情報処理及び他のすべての情
報処理用の制御タイミングパルスを形成する高周
波発振回路が設けられ、上記各情報処理時間の短
縮化を図ることにより、上記各種の情報処理がシ
リアル的に行なわれる。

この発明の一実施例に従うと、リアルタイム動
作のための情報処理の行なわれていない期間内に
各種の情報処理をシリアル的に行なうので、パラ
レル的に処理を行なう場合に対し、メモリ回路、
演算回路等を共用することが可能となり、その結
果、得ようとする機能に対してシステムを簡素化
することができる。

この発明の改良に従うと、発振回路はほぼ情報
処理中だけ動作するように制御される。発振周波
数が高くなればなるほど発振信号に従つて回路の
容量もしくは浮遊容量を充放電させるための電力
が増加するので、低消費電力とするためにこの発
明の改良のように高周波発振回路を間欠的に動作
させる構成は有効である。

以下、実施例により、この発明を具体的に説明
する。

第１図は、この発明の一実施例を示すブロツク
図である。

１は、32.768KHzの水晶発振回路と分周回路等
により構成された基準時間パルス発生回路であ
る。

２は、時計の表示モード切り換え、時刻設定、
及び各種計算のための演算入力、演算モード等の
設定を行なうためのキー入力回路である。

このキー入力回路２は、複数のキー接点と、押
されたキーのチヤツタリングによる誤入力を防ぐ
ためのラツチ回路又はフリツプフロツプ回路を含
む。このラツチ回路等は基準時間パルス発生回路
１からのタイミングパルスにより動作が制御され
る。その出力は起動回路３に供給される。

起動回路３は基準時間パルス発生回路１からの
基準時間パルスを受け、プログラムカウンタ４に
起動信号を出力する。またキー入力回路２からの
キー入力信号を受け、上記パルス発生回路１から
の信号をタイミングパルスとして同様に、プログ
ラムカウンタ４に起動信号を出力する。この起動
回路３はまた、キー信号等を記憶する記憶回路を
含み、その記憶信号をゲート回路９に出力する。
上記起動回路３における記憶回路は、プログラム
の実行が開始されたとき後述するプログラム
ROM（リードオンメモリ）５の出力によつてリ
セツトされる。

プログラムカウンタ４は、その出力によつてプ
ログラムROM５の番地を指定する。このプログ
ラムカウンタ４は、上記起動回路３からの起動信
号によつて起動され、後述のタイミングパルス発
生回路１５からのタイミングパルスのタイミング
でその内容を更新する。本質的ではないが、プロ
グラムROM５が実質的なページ構成とされてい
るので、このプログラムカウンタ４は、プログラ
ムROM５のページと番地とを指定する。プログ
ラムカウンタ４はページ制御回路１０からのペー
ジ変更信号を受ける。

ページ制御回路１０は、プログラムROM５と
後述の判定回路８の回路を受け、上記ページ変更
信号を出力する。

プログラムROM５は、上記プログラムカウン
タ４によつて指定されるページ内の各番地にマイ
クロプログラムの各ステツプにおける命令信号を
記憶しており、この命令信号によつて起動回路
３、RAM（ランダムアクセスメモリ）６、演算
回路７、判定回路８、ゲート回路９、ページ制御
回路１０、デイスプレイデコーダ回路１１等を制
御する。

RAM６は、プログラムROM５によつて番地
Ｘ，Ｙの指定とゲートの読み出し書き込みＲ／Ｗ
の制御がされる。その入力端Diにはゲート回路
９からデータが供給され、その出力端Doのデー
タは演算回路７、判定回路８及びデイスプレイデ
コーダ回路１１に供給される。RAM６のそれぞ
れの番地には、演算状態データ、日付、曜日、時
分秒などの時間、ストツプウオツチ用時間、タイ
マーセツト時間、アラームデータ、ページコント
ロールデータ、キー入力データ、演算データ等が
割り当てられる。

演算回路７は、時計動作のための＋１又は−１
演算処理の他、計算機としての加減乗除等を行な
う。

この演算回路７の出力でRAM６の内容を基準
時間パルス発生回路１によつて決められる一定時
間毎に順次書き換えることにより、RAM６は
時、分、秒等のカウンタとして利用される。この
ように、演算回路７とRAM６とにより時計動作
が実現できる。

判定回路８は、プログラムROM５により制御
されRAM６と演算回路７の出力データを判定す
る。この判定回路８はプログラムROM５によつ
て選択された判定データとRAM６又は演算回路
７の出力が一致したとき、ページ制御回路１０に
制御信号を出力する。上記判定データは、例えば
リアルタイム処理が必要とされる時刻における秒
分の60、時間の12又は24のような値とされる。

ページ制御回路１０は、上記判定回路の出力に
よつてプログラムROM５が出力している次ペー
ジのデータを読み込む。

データ回路９は、プログラムROM５の制御に
よつて起動回路３からのキー入力信号、演算回路
７からの演算信号又はプログラムROM５からの
信号を選択し、RAM６に供給する。

デイスプレイデコーダ回路１１はプログラム
ROM５による制御のもとでRAM６からの表示
すべき情報を受け、この情報を表示のためのセグ
メント情報又はドツト情報等に変換する。

１２はラツチ回路であり、タイミングパルス発
生回路１５からのタイミングパルスのタイミング
において上記デイスプレイデコーダ回路１１のデ
コーダ出力を入力する。

デイスプレイ装置１３はセグメント構成又はド
ツト構成から成る。このデイスプレイ装置１０
は、ドライバー（図示しない）を介して供給され
る上記のラツチ１２の出力によつて駆動される。

１５は、高周波発振回路であり、この出力を上
記情報処理システムの制御用タイミングパルス
（φ_A，φ_B）を形成するタイミングパルス発生回路
１６に入力する。上記基準時間パルス発生回路１
においける水晶発振回路の発振周波数が32768Hz
という比較的低周波とされているのに対し、この
高周波発振回路１４の発振周波数は、例えば
500KHzのように高周波とされる。

時計動作においては、基準パルス発生回路１か
らの基準パルスが起動回路３に入力される。この
基準パルスによつて起動回路３は、一方ではプロ
グラムカウンタ４に起動をかけ、他方では内部の
記憶回路に基準パルスを記憶させる。

プログラムカウンタ４の最初のステツプで上記
起動回路３の記憶回路のデータがゲート回路９を
介してRAM６の特定番地に書き込まれる。次の
ステツプで上記RAM６の上記特定番地が参照さ
れ、次の数ステツプでこの特定番地の記憶内容の
意味する指令が判定回路８により判定される。ペ
ージ制御回路１０は判定回路８の出力とプログラ
ムROM５の出力により、時間演算のためのペー
ジデータを出力する。時間演算では、先ずRAM
６の秒数を記憶している番地が参照され、次に演
算回路７によりRAM６の出力に１が加算され
る。判定回路８は演算回路７の出力データが60か
どうかを判定する。60でないなら、次のステツプ
により上記演算回路７の出力データがゲート回路
９を介してRAM６の上記秒数記憶番地に書き込
まれ次のステツプで処理が終了する。60なら判定
回路８の出力によつてプログラムROM５の指定
する次ページデータがページ制御回路１０に入力
される。この次ページにおけるプログラムによつ
てRAM６の秒数記憶番地に秒数の０が書き込ま
れ、RAM６の分を記憶する番地の内容に１が加
算される。演算された分データの同様な判定によ
つて、分及び時間修正のための更に次のページの
プログラムを参照すべきかどうかが決められる。

キー入力回路２によつて、他の情報処理を指令
する場合、起動回路３からプログラムカウンタ４
に起動信号が発せられる。プログラムカウンタ４
の動作により、先ず起動回路３の記憶回路に記憶
されているキー入力データがRAM６の所定番地
に書き込まれ、次いで、この所定番地のキー入力
データが判定回路８により判定され、このキー入
力データの指示するプログラムのページがページ
制御回路１０に入力される。その結果、そのペー
ジのプログラムによつて情報処理が行なわれる。

キー入力回路によつて指示したプログラムの実
行が比較的長時間にわたる場合、基準パルス発生
回路１からの基準パルスによつて時間演算等のリ
アルタイム処理のために割込みがかけられる。こ
の場合、起動回路３からの起動信号によつて処理
途中におけるプログラムROM５の処理状態デー
タがRAM６の所定番地に記憶され、次いで割込
プログラムが実行される。割込プログラムの実行
が終了した後、割込前のプログラム上記処理状態
データにもとづいて再び実行される。

この実施例によれば、制御タイミングパルスと
して、基準時間パルスを得る水晶発振周波数に無
関係に得る高周波のタイミングパルスを利用する
ので、各種の情報処理時間の短縮化を図ることが
できる。そのため、時計のリアルタイム処理と、
これに付随する時計動作及び電卓等の演算処理を
シリアル的に処理できるものとなる。

すなわち、第３図に示すように、時計のリアル
タイム処理のための一定時間（t₁＋t₂）内におけ
る時計動作のための処理時間（t₁）が短縮できる
ため、時間（t₂）の期間を用いて他の情報処理が
可能となることよりシリアル処理が実現できる。

このことより、演算回路７、プログラムカウン
タ４等の共通部分、及びプログラムROMの一部
の命令語が共通に使用できるため、システムの簡
素化が図られるとともに、高速処理も保持できる
こととなる。

この発明の改良においては、システムの消費電
力の削減を図るため、第１図の破線で示すように
高周波発振回路１５の動作を制御する制御回路１
４を設け、この制御回路１４を一連の情報処理動
作が終了したときの命令語（HALT）等を用い
て、制御する。この制御回路１４は、例えばキー
入力に応じて起動回路３から出力される起動信号
をセツト信号として受け上記HALT信号をリセ
ツト信号として受けるＲ−Ｓフリツプフロツプ回
路と、このRSフリツプフロツプ回路の出力によ
つて制御される電源端子と高周波発振回路１５の
電源端子との間に接続されたMOSFETのような
スイツチング素子とによつて構成される。

この場合、高周波発振回路１５の動作停止時に
おいてリアルタイム処理のために必要とされるタ
イミングパルスは、例えば基準パルス発生回路１
における水晶発振回路の発振出力をタイミングパ
ルス発生回路１６に供給することにより、このタ
イミングパルスこの実施例によれば、一連の情報
処理動作終了したとき高周波発振回路１５の動作
を停止することにより、周波数の高い発振信号を
受けて制御用タイミングパルスを形成する消費電
力の大きいタイミングパルス発生回路をも停止で
きるため消費電力の低減を図ることができるもの
であります。

なお表示動作をダイナミツク方式で行なう場合
には、デイスプレイ装置１３のためのドライバー
に供給するタイミングパルスを高周波発振回路１
５の動作にかかわらず基準パルス発生回路１から
供給するようにすることにより、表示の繰り返え
し周期を一定にすることができる。

また、所定時間後に高周波発振回路１５を動作
させる必要があるときには、上記起動回路３から
の信号の他に、RAM６を利用したタイマーから
の信号を制御回路１４のためのセツト信号とする
ことができる。

発明においては、水晶発振回路１を有するもの
であるので、PLL（フエーズ・ロツクド・ルー
プ）技術を利用して高周波発振回路１５の発振出
力の安定化をPLL技術を発振回路に適用した参
考例を示す。

すなわち、第２図に示すように、高周波発振回
路１５として、上記水晶発振出力の2ⁿ倍の発振周
波数、例えば、略512KHzの電圧制御型発振回路
（VCO）を用い、この出力を分周回路１８で４段
（1/16）段分周し、上記水晶発振回路のインバー
タ回路（IN）による略32KHzの発振出力と位相
比較回路１９で比較し、ローパスフイルタ２０で
直流化して上記VCO１５を制御するものとすれ
ばよい。

これにより、高周波発振回路１５の出力周波数
は、水晶発振出力の2ⁿ倍にロツクされるため、温
度特性は水晶発振回路に追従し、特別な温度補償
回路を用いることなく高安定化が図られる。ま
た、同様に電源電圧の変動にも衣存せず、製造上
のバラツキにも影響されることなく高精度の発振
回路１５が得られる。

さらに、上記分周回路１８は、多相のタイミン
グパルスを形成するための分周回路としても用い
ることができる。

この発明は、前記実施例に限定されず、多機能
時計を構成するシステムは、種々変形でき、
ROMのプログラム語に応じて、各種レジスタを
設けるものとしてもよい。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロツク
図、第２図は、この発明の参考例を示す要部ブロ
ツク図、第３図は、動作タイミングを示す図であ
る。 １……基準時間パルス発生回路、２……キー入
力回路、３……起動回路、４……プログラムカウ
ンタ、５……ROM、６……RAM、７……演算
回路、８……判定回路、９……ゲート回路、１０
……ページ制御回路、１１……デコーダ回路、１
２……ラツチ回路、１３……デイスプレイ装置、
１４……制御回路、１５……高周波発振回路、１
６……タイミングパルス発生回路、１７，１８…
…分周回路、１９……位相比較回路、２０……ロ
ーパスフイルタ。

Claims (1)

1. 【特許請求の範囲】 １ 制御情報がそれぞれ書き込まれた複数の番地
   を持つメモリと、所定時間毎に発生される起動信
   号と上記メモリから供給される制御情報にもとづ
   いて上記メモリの読み出されるべき番地を示す番
   地指示手段と、タイミングパルスにより動作が制
   御され上記メモリから出力される制御情報にもと
   づいて情報処理を行う演算回路と、上記演算回路
   へのデータの読み出しおよび上記演算回路の演算
   結果の書き込みを行うランダムアクセスメモリ
   と、比較的低周波数の発振出力を形成する第１発
   振回路を備え上記起動信号を形成する起動信号形
   成手段と、上記起動信号に基づいて発振動作開始
   されかつ上記情報処理の後に上記メモリから出力
   される制御情報にもとづいて発振動作を停止する
   ようにその動作が制御される比較的高周波数の発
   振出力を形成する第２発振回路と、上記第２発振
   回路の発振出力を受けて上記タイミングパルスを
   形成するタイミングパルス形成手段と、を備えて
   なることを特徴とする電子装置。 ２ 上記情報処理は、時計動作のための演算であ
   ることを特徴とする特許請求の範囲第１項記載の
   電子回路。 ３ 上記情報処理は、加減乗除演算であることを
   特徴とする特許請求の範囲第１項記載の電子回
   路。