JPH01144134A - 空間切替方式 - Google Patents
空間切替方式Info
- Publication number
- JPH01144134A JPH01144134A JP62303541A JP30354187A JPH01144134A JP H01144134 A JPH01144134 A JP H01144134A JP 62303541 A JP62303541 A JP 62303541A JP 30354187 A JP30354187 A JP 30354187A JP H01144134 A JPH01144134 A JP H01144134A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- space
- line
- debugger
- signal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 abstract description 23
- 230000007704 transition Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は空間切替方式、特にデバッグの対象となってい
るプログラムが使用している記憶装置や入出力装置(以
下ユーザ空間と記す)と、デバッガが使用している記憶
装置や入出力装置(以下デバッガ空間と記す)を切り替
える空間切替方式に関する。
るプログラムが使用している記憶装置や入出力装置(以
下ユーザ空間と記す)と、デバッガが使用している記憶
装置や入出力装置(以下デバッガ空間と記す)を切り替
える空間切替方式に関する。
従来のこの種の空間切替方式は、第3図に例示するよう
に、中央処理装置IBと、デバッガ空間3またはユーザ
空間4との切替えを、それぞれの空間に対応してバス信
号線9との間に設けたデバッガ用バッファ5.ユーザ用
バ・ソファ6およびバッファ切替装置7により実現して
いる。
に、中央処理装置IBと、デバッガ空間3またはユーザ
空間4との切替えを、それぞれの空間に対応してバス信
号線9との間に設けたデバッガ用バッファ5.ユーザ用
バ・ソファ6およびバッファ切替装置7により実現して
いる。
中央処理装置1は、バス同期信号出力線8.バス信号線
9のほかに、ソフトウェアのデバッグのために、デバッ
グ対象のプログラムからデバッガに遷移することを示す
信号を出力する信号線2(以下、デバッグフラグと記す
)を有しており、バッファ切替装置7はこのデバ・ソゲ
フラグ2を監視することにより、デバッガ空間3とユー
ザ空間4を切り替えている。
9のほかに、ソフトウェアのデバッグのために、デバッ
グ対象のプログラムからデバッガに遷移することを示す
信号を出力する信号線2(以下、デバッグフラグと記す
)を有しており、バッファ切替装置7はこのデバ・ソゲ
フラグ2を監視することにより、デバッガ空間3とユー
ザ空間4を切り替えている。
デバッガ用バッファ5とユーザ用バッファ6のうち、バ
ッファ切替装置7によって指示されたものだけが、バス
同期信号出力線8上の信号に応答して、中央処理装置I
Bとデバッガ空間3もしくはユーザ空間4との間で授受
される情報を一時的に保存するようになる。
ッファ切替装置7によって指示されたものだけが、バス
同期信号出力線8上の信号に応答して、中央処理装置I
Bとデバッガ空間3もしくはユーザ空間4との間で授受
される情報を一時的に保存するようになる。
上述した従来の空間切替方式は、デバッガ空間3とユー
ザ空間4の切り替えのために、バッファ5.6およびバ
ッファ切り替え装置7が必要であるという欠点がある。
ザ空間4の切り替えのために、バッファ5.6およびバ
ッファ切り替え装置7が必要であるという欠点がある。
また、これらの装置の電気的遅延により、中央処理装置
IBと記憶装置、あるいは入出力装置間で授受される情
報の伝達が遅れるという欠点がある。
IBと記憶装置、あるいは入出力装置間で授受される情
報の伝達が遅れるという欠点がある。
例えば、第1図において、中央処理装置1がユーザ空間
4のメモリの読み出しを行なうとき、中央処理装置1は
、バス同期信号、アドレスおよびメモリ読み出しを示す
ステータス(以下バス信号と記す)を出力し、一定時間
後にメモリがデータを伝達してくることを期待する。
4のメモリの読み出しを行なうとき、中央処理装置1は
、バス同期信号、アドレスおよびメモリ読み出しを示す
ステータス(以下バス信号と記す)を出力し、一定時間
後にメモリがデータを伝達してくることを期待する。
ところが、ユーザ用バッファ6の遅延のためにバス信号
はメモリに遅れて伝達され、なおかつメモリが出力した
データもユーザ用バッファ6の遅延のために中央処理装
置1に遅れて伝達される。
はメモリに遅れて伝達され、なおかつメモリが出力した
データもユーザ用バッファ6の遅延のために中央処理装
置1に遅れて伝達される。
即ち、中央処理装置1がバス信号を出力してから。
メモリからデータが伝達されてくるまでにかかる時間は
、ユーザ用バッファ6が存在しない場合に比べてユーザ
用バッファ6の遅延時間の約2倍の時間だけ余計にかか
ることになる。
、ユーザ用バッファ6が存在しない場合に比べてユーザ
用バッファ6の遅延時間の約2倍の時間だけ余計にかか
ることになる。
このような遅延のために、高周波数で動作している情報
処理装置では、中央処理装置が期待している応答時間内
にデータを伝達することが困難であるという問題点があ
る。
処理装置では、中央処理装置が期待している応答時間内
にデータを伝達することが困難であるという問題点があ
る。
本発明の空間切替方式は、中央処理装置の2つの状態に
対応しかつ記憶装置および入出力装置から成る2つの空
間との間を別個のバス同期信号出力線で接続し、中央処
理装置は2つの状態に応じて、バス同期信号出力線を選
択しバス同期信号を出力することにより、所望の空間と
の間でバスを介して情報の授受を行なうようにしたこと
を特徴とする。
対応しかつ記憶装置および入出力装置から成る2つの空
間との間を別個のバス同期信号出力線で接続し、中央処
理装置は2つの状態に応じて、バス同期信号出力線を選
択しバス同期信号を出力することにより、所望の空間と
の間でバスを介して情報の授受を行なうようにしたこと
を特徴とする。
次に本発明について図面を参照して説明する。
第1図は本発明の第1の実施例を示すブロック図であり
、中央処理装置1とデバッガ空間3とユーザ空間4がバ
ス信号遷9で接続されている。
、中央処理装置1とデバッガ空間3とユーザ空間4がバ
ス信号遷9で接続されている。
中央処理装置1のなかには、実行制御/演算部11、バ
ス制御部12のほかに、デバッグモードレジスタ13と
バス同期信号出力I1選択器14を用意する。また、中
央処理装置1には、アドレス/データ/ステータス線1
5のほかに、入力線としてデバッグ用割り込み入力線1
6.出力線としてバス同期信号出力線17と18を付加
する。
ス制御部12のほかに、デバッグモードレジスタ13と
バス同期信号出力I1選択器14を用意する。また、中
央処理装置1には、アドレス/データ/ステータス線1
5のほかに、入力線としてデバッグ用割り込み入力線1
6.出力線としてバス同期信号出力線17と18を付加
する。
以下の説明では、現在勤作中のプログラムがデバッガの
プログラムである状態をデバッガ状態と記し、デバッグ
対象のプログラムである状態をユーザ状態と記す。
プログラムである状態をデバッガ状態と記し、デバッグ
対象のプログラムである状態をユーザ状態と記す。
実行制御/演算部11は、デバッグ用割り込み入力線1
6から割り込み信号を受けるか、あるいは、デバッガ状
態に遷移を起こすデバッグ用命令を実行すると、デバッ
ガ状態に遷移することを示す信号をデバッガ/ユーザ状
態遷移信号出力線10に出力する。デバッグ用割り込み
入力l116上の割り込み信号は、例えば、ユーザによ
って押下されるリセットボタンから発生するものや、ユ
ーザによってセットされたプログラムの一時停止信号で
ある。
6から割り込み信号を受けるか、あるいは、デバッガ状
態に遷移を起こすデバッグ用命令を実行すると、デバッ
ガ状態に遷移することを示す信号をデバッガ/ユーザ状
態遷移信号出力線10に出力する。デバッグ用割り込み
入力l116上の割り込み信号は、例えば、ユーザによ
って押下されるリセットボタンから発生するものや、ユ
ーザによってセットされたプログラムの一時停止信号で
ある。
また、実行制御/演算部11は、ユーザ状態に遷移を起
こすデバッグ用命令を実行すると、ユーザ状態に遷移す
ることを示す信号をデバッガ/ユーザ状態遷移信号出力
線10に出力する。
こすデバッグ用命令を実行すると、ユーザ状態に遷移す
ることを示す信号をデバッガ/ユーザ状態遷移信号出力
線10に出力する。
デバッグモードレジスタ13は、デバッガ状態に遷移す
ることを示す信号を受けるとデバッガ状態に遷移し、ユ
ーザ状態に遷移することを示す信号を受けるとユーザ状
態に遷移して、それぞれの信号を保持する。
ることを示す信号を受けるとデバッガ状態に遷移し、ユ
ーザ状態に遷移することを示す信号を受けるとユーザ状
態に遷移して、それぞれの信号を保持する。
バス制御部12は、実行制御/演算部11からバス要求
を受けると、必要な情報をアドレス/データ/ステータ
ス線15に出力する。このとき、バス制御部12は、ア
ドレス/データ/ステータス線15を介してデバッグ空
間3またはユーザ空間4との間で情報を授受するための
同期信号として、基本バス同期信号出力線20をバス同
期信号出力線選択器14に出すように構成する。
を受けると、必要な情報をアドレス/データ/ステータ
ス線15に出力する。このとき、バス制御部12は、ア
ドレス/データ/ステータス線15を介してデバッグ空
間3またはユーザ空間4との間で情報を授受するための
同期信号として、基本バス同期信号出力線20をバス同
期信号出力線選択器14に出すように構成する。
バス同期信号出力線選択器14は、デバッグモードレジ
スタ13の状態がユーザ状態のとき基本バス同期信号出
力線20をバス同期信号出力線18に出力し、デバッガ
状態のとき基本バス同期信号出力線20をバス同期信号
出力線17に出力する。
スタ13の状態がユーザ状態のとき基本バス同期信号出
力線20をバス同期信号出力線18に出力し、デバッガ
状態のとき基本バス同期信号出力線20をバス同期信号
出力線17に出力する。
第2図は本発明の第2の実施例を示すブロック図であり
、第1の実施例におけるデバッグモードレジスタ13を
除去し、代りに中央処理装置IAにデバッグモード信号
入力線21を設け、バス同期信号出力線選択器14に接
続している。デバッグモード信号入力線21は、デバッ
ガ状態かユーザ状態かを外部から直接に指示するための
ものである。
、第1の実施例におけるデバッグモードレジスタ13を
除去し、代りに中央処理装置IAにデバッグモード信号
入力線21を設け、バス同期信号出力線選択器14に接
続している。デバッグモード信号入力線21は、デバッ
ガ状態かユーザ状態かを外部から直接に指示するための
ものである。
デバッグモード信号入力線21への入力がユーザ状態を
示すとき基本バス同期信号出力線20をバス同期信号出
力線18に出力し、デバッガ状態を示すとき基本バス同
期信号出力線20をバス同期信号出力線17に出力する
ように、バス同期信号出力線選択器14を構成する。
示すとき基本バス同期信号出力線20をバス同期信号出
力線18に出力し、デバッガ状態を示すとき基本バス同
期信号出力線20をバス同期信号出力線17に出力する
ように、バス同期信号出力線選択器14を構成する。
以上で説明したように本発明は、中央処理装置にバス同
期信号出力線2木持たせ、中央処理装置の状態に応じて
、バス同期信号出力線を選択してデバッガ空間またはユ
ーザ空間にバス同期信号を出力することができるので、
中央処理装置と記憶装置や入出力装置の間にバッファや
バッファ切り替え装置を必要としない効果がある。
期信号出力線2木持たせ、中央処理装置の状態に応じて
、バス同期信号出力線を選択してデバッガ空間またはユ
ーザ空間にバス同期信号を出力することができるので、
中央処理装置と記憶装置や入出力装置の間にバッファや
バッファ切り替え装置を必要としない効果がある。
また1本発明は、バッファやバッファ切り替え装置を必
要としないので、それらによる電気的遅延は存在しなく
なり、高周波数で動作する情報処理装置においても、デ
バッガ空間とユーザ空間を切り替えることができ、高周
波数で動作する情報処理装置のためのデバッガが構成で
きる効果がある。
要としないので、それらによる電気的遅延は存在しなく
なり、高周波数で動作する情報処理装置においても、デ
バッガ空間とユーザ空間を切り替えることができ、高周
波数で動作する情報処理装置のためのデバッガが構成で
きる効果がある。
第1図、第2図の本発明の第1の実施例、第2の実施例
を示す図、第3図は従来例を示す図である。 1、LA、 IB・・・中央処理装置、2・・・デバッ
グフラグ、3・・・デバッガ空間、4・・・ユーザ空間
、5・・・デバッガ用バッファ、6・・・ユーザ用バッ
ファ、7・・・バッファ切替装置、8・・・バス同期信
号出力線、9・・・バス信号線、10・・・デバッガ/
ユーザ状態遷移信号出力線、11・・・実行制御/演算
部、12・・・バス制御部、13・・・デバッグモード
レジスタ、14・・・バス同期信号出力線選択器、15
・・・アドレス/データ/ステータス線、16・・・デ
バッグ用割り込み入力線、17.18・・・バス同期信
号出力線、19・・・バス要求、20・・・基本バス同
期信号出力線、21・・・デバッグモード信号入力線。
を示す図、第3図は従来例を示す図である。 1、LA、 IB・・・中央処理装置、2・・・デバッ
グフラグ、3・・・デバッガ空間、4・・・ユーザ空間
、5・・・デバッガ用バッファ、6・・・ユーザ用バッ
ファ、7・・・バッファ切替装置、8・・・バス同期信
号出力線、9・・・バス信号線、10・・・デバッガ/
ユーザ状態遷移信号出力線、11・・・実行制御/演算
部、12・・・バス制御部、13・・・デバッグモード
レジスタ、14・・・バス同期信号出力線選択器、15
・・・アドレス/データ/ステータス線、16・・・デ
バッグ用割り込み入力線、17.18・・・バス同期信
号出力線、19・・・バス要求、20・・・基本バス同
期信号出力線、21・・・デバッグモード信号入力線。
Claims (1)
- 中央処理装置の2つの状態に対応しかつ記憶装置および
入出力装置から成る2つの空間との間を別個のバス同期
信号出力線で接続し、前記中央処理装置は前記2つの状
態に応じて、前記バス同期信号出力線を選択しバス同期
信号を出力することにより、所望の前記空間との間でバ
スを介して情報の授受を行なうようにしたことを特徴と
する空間切替方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62303541A JPH01144134A (ja) | 1987-11-30 | 1987-11-30 | 空間切替方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62303541A JPH01144134A (ja) | 1987-11-30 | 1987-11-30 | 空間切替方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01144134A true JPH01144134A (ja) | 1989-06-06 |
Family
ID=17922238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62303541A Pending JPH01144134A (ja) | 1987-11-30 | 1987-11-30 | 空間切替方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01144134A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51104233A (ja) * | 1975-03-12 | 1976-09-14 | Hitachi Ltd | |
JPS57199040A (en) * | 1981-06-01 | 1982-12-06 | Mitsubishi Electric Corp | Synchronizing device for data transfer |
JPS5844642B2 (ja) * | 1974-07-25 | 1983-10-04 | 日本曹達株式会社 | シクロヘキサン誘導体除草剤 |
JPS6063654A (ja) * | 1983-09-10 | 1985-04-12 | Fujitsu Ltd | 共通並列バス方式 |
-
1987
- 1987-11-30 JP JP62303541A patent/JPH01144134A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5844642B2 (ja) * | 1974-07-25 | 1983-10-04 | 日本曹達株式会社 | シクロヘキサン誘導体除草剤 |
JPS51104233A (ja) * | 1975-03-12 | 1976-09-14 | Hitachi Ltd | |
JPS57199040A (en) * | 1981-06-01 | 1982-12-06 | Mitsubishi Electric Corp | Synchronizing device for data transfer |
JPS6063654A (ja) * | 1983-09-10 | 1985-04-12 | Fujitsu Ltd | 共通並列バス方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2778222B2 (ja) | 半導体集積回路装置 | |
JPH08212100A (ja) | シングルチップマイクロコンピュータのエミュレーションチップ | |
JPH01144134A (ja) | 空間切替方式 | |
JP3626667B2 (ja) | 拡張スロットホットプラグ制御装置 | |
US5918027A (en) | Data processor having bus controller | |
SU1649559A1 (ru) | Устройство дл сопр жени двух ЭВМ | |
JPS63227149A (ja) | ル−プ状通信システムにおける通信制御方法 | |
JPH03268159A (ja) | 保守用コンソール接続方式 | |
JP2001188770A (ja) | 1チップマイクロコンピュータ | |
JP2564550B2 (ja) | 統合交換機 | |
JPH0693235B2 (ja) | マイクロコンピュータ装置 | |
JPH0738399A (ja) | 双方向バッファ回路 | |
JPH0380351A (ja) | チャネル切替装置 | |
JP2803270B2 (ja) | Scsiホストアダプタ回路 | |
JPH01137339A (ja) | マイクロプロセッサ | |
JPS6316780B2 (ja) | ||
JP2000242523A (ja) | マイクロプロセッサおよびデバッグ装置 | |
JPH04308955A (ja) | マルチプロセッサ装置 | |
JPS61223965A (ja) | デ−タ転送回路 | |
JPH09135237A (ja) | 伝送制御回路 | |
JPH09288593A (ja) | インサーキットエミュレータ | |
JPH04167043A (ja) | 携帯型電子機器 | |
JPH03141403A (ja) | プログラマブルコントローラ | |
JPH06103904B2 (ja) | 通信方式 | |
JP2003099251A (ja) | 同期・非同期モードで動作する情報処理装置 |