JPH01143093A - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JPH01143093A JPH01143093A JP62300919A JP30091987A JPH01143093A JP H01143093 A JPH01143093 A JP H01143093A JP 62300919 A JP62300919 A JP 62300919A JP 30091987 A JP30091987 A JP 30091987A JP H01143093 A JPH01143093 A JP H01143093A
- Authority
- JP
- Japan
- Prior art keywords
- memory cells
- memory cell
- memory
- semiconductor memory
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000006870 function Effects 0.000 claims abstract description 4
- 239000000872 buffer Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は記憶装置に関し、特に半導体メモリに関する。
従来、この種の半導体メモリ内のメモリセル間のデータ
転送は、半導体メモリと外部レジスタを用いて行われる
。第３図は、４×２のメモリセルアレイ構成で２ビツト
の入出力端子を持つ半導体メモリでメモリセル間のデー
タ転送を行う例であり、本例は、ワード線Ｗ３．とｗ３
！を選択する行デコーダ３１とビット線対す、＋〜ｂｓ
４とビット線対ｂ３５〜ｂｓｓの接続を切り替える列デ
コーダ３３と、ビット線対ｂｓｓ、 ｂｓｅにそれぞれ
接続されるセンスアンプ３４１，３４２及び出力バッフ
ァ３６１゜３６２とビット線対ｂ ３７ ｒ ｂ ３１
にそれぞれ接続される書込みバッファ３５１，３５２及
び、入力バッファ３７１，３７２と出力バッファ３６１
゜３６２及び入力バッファ３７１，３７２に接続される
入出力端子３９１，３９２と、ワード線Ｗｓ。
転送は、半導体メモリと外部レジスタを用いて行われる
。第３図は、４×２のメモリセルアレイ構成で２ビツト
の入出力端子を持つ半導体メモリでメモリセル間のデー
タ転送を行う例であり、本例は、ワード線Ｗ３．とｗ３
！を選択する行デコーダ３１とビット線対す、＋〜ｂｓ
４とビット線対ｂ３５〜ｂｓｓの接続を切り替える列デ
コーダ３３と、ビット線対ｂｓｓ、 ｂｓｅにそれぞれ
接続されるセンスアンプ３４１，３４２及び出力バッフ
ァ３６１゜３６２とビット線対ｂ ３７ ｒ ｂ ３１
にそれぞれ接続される書込みバッファ３５１，３５２及
び、入力バッファ３７１，３７２と出力バッファ３６１
゜３６２及び入力バッファ３７１，３７２に接続される
入出力端子３９１，３９２と、ワード線Ｗｓ。
（ｉ＝１．２）とビット線対ｂｓ＋ （ｊ＝１．２゜３
．４）に接続されるメモリセル３ｉｊと、各種タイミン
グを発生させるタイミング発生回路３５と、半導体メモ
リ２００の入出力端子３９１゜３９２に接続される外部
レジスタ１００により構成される。初めに′、リードサ
イクルにおいて、行レコーダ３１でｗ３．を選択し、列
デコーダ３３で１） ＄１ ｒ ｔ） ３２とｂ ３＋
１ ｒ ｂ ３８を接続し、次にｔ）ｓｓ、ｂＢの値を
センスアンプ・３４１，３４２でセンスすると、ｂ３．
とｂ３６にはそれぞれメモリセル３１１゜３１２の値が
現れ、その値が出力バッファ３６１゜３６２を通して半
導体メモリ２００外へ出力される。その値を外部レジス
タ１００に保持する。次にライトサイクルにおいて、行
デコーダ３７でｗ３□を選択し、列デコーダ３３でビッ
ト線対１）＄３＋ ｔ）３４と、ｂ３Ｔ、ｂｌｇを接続
し、外部レジスタ１００の入力バッファ３７１，３７２
を通して入力し、ｔ） １１ ｒ ｂ ３１の値を書
込みバッファ３５１，３５２で増幅すると、レジスタ１
００の値はメモリセル３２３，３２４に書込まれる。こ
の結果、メモリセル３１１，３１２の値がメモリセル３
２３，３２４に転送されたことになる。
．４）に接続されるメモリセル３ｉｊと、各種タイミン
グを発生させるタイミング発生回路３５と、半導体メモ
リ２００の入出力端子３９１゜３９２に接続される外部
レジスタ１００により構成される。初めに′、リードサ
イクルにおいて、行レコーダ３１でｗ３．を選択し、列
デコーダ３３で１） ＄１ ｒ ｔ） ３２とｂ ３＋
１ ｒ ｂ ３８を接続し、次にｔ）ｓｓ、ｂＢの値を
センスアンプ・３４１，３４２でセンスすると、ｂ３．
とｂ３６にはそれぞれメモリセル３１１゜３１２の値が
現れ、その値が出力バッファ３６１゜３６２を通して半
導体メモリ２００外へ出力される。その値を外部レジス
タ１００に保持する。次にライトサイクルにおいて、行
デコーダ３７でｗ３□を選択し、列デコーダ３３でビッ
ト線対１）＄３＋ ｔ）３４と、ｂ３Ｔ、ｂｌｇを接続
し、外部レジスタ１００の入力バッファ３７１，３７２
を通して入力し、ｔ） １１ ｒ ｂ ３１の値を書
込みバッファ３５１，３５２で増幅すると、レジスタ１
００の値はメモリセル３２３，３２４に書込まれる。こ
の結果、メモリセル３１１，３１２の値がメモリセル３
２３，３２４に転送されたことになる。
上述した従来の半導体メモリ内でのメモリセル間のデー
タ転送は、外部レジスタを介して行われるため、半導体
メモリに対してリード及びライトサイクルが必要となり
、その結果データ転送が遅くなるという欠点がある。
タ転送は、外部レジスタを介して行われるため、半導体
メモリに対してリード及びライトサイクルが必要となり
、その結果データ転送が遅くなるという欠点がある。
本発明の半導体メモリは、メモリセルアレイと、メモリ
セルアレイのワード線に接続する行デコーダとメモリセ
ルアレイのビット線に接続する列デコーダと列デコーダ
に接続するセンスアンプと内部タイミング発生回路をも
ち、ある１個以上のメモリセルのデータを他のメモリセ
ルに転送する機能を有している。
セルアレイのワード線に接続する行デコーダとメモリセ
ルアレイのビット線に接続する列デコーダと列デコーダ
に接続するセンスアンプと内部タイミング発生回路をも
ち、ある１個以上のメモリセルのデータを他のメモリセ
ルに転送する機能を有している。
第１図は本発明の実施例１の構成図であり、ワード線Ｗ
ｌｌ、Ｗｌ□を選択する行デコーダ１１と、ビット線対
ｂｌｌ〜ｂ１４とビット線対ｂ １５ ｒ ｂ １６の
接続を切り替える列デコーダ１３と、それぞれビット線
対ｂ １５ ｒ ｂ １６に接続されるセンスアンプ１
４１．１４２と、ワードＷｕ （ｉ＝１．２） とビ
ット線対ｂｌｌ （ｊ＝１．２，３．４）に接続される
メモリセルｂｌｊとタイミング発生回路１５により構成
される。初めに、行デコーダ１１でｗｌ、を選択し、次
に、列デコーダ１３でｂ ＩＩ ｒ ｔ） ＋２とｂ
１５ ｒ ｂ １ｇを接続し、次にセンスアンプ１４１
゜１４２でｂ ｌ！ ＋ １） ＋６の値をセンスする
と、ｂｌ、。
ｌｌ、Ｗｌ□を選択する行デコーダ１１と、ビット線対
ｂｌｌ〜ｂ１４とビット線対ｂ １５ ｒ ｂ １６の
接続を切り替える列デコーダ１３と、それぞれビット線
対ｂ １５ ｒ ｂ １６に接続されるセンスアンプ１
４１．１４２と、ワードＷｕ （ｉ＝１．２） とビ
ット線対ｂｌｌ （ｊ＝１．２，３．４）に接続される
メモリセルｂｌｊとタイミング発生回路１５により構成
される。初めに、行デコーダ１１でｗｌ、を選択し、次
に、列デコーダ１３でｂ ＩＩ ｒ ｔ） ＋２とｂ
１５ ｒ ｂ １ｇを接続し、次にセンスアンプ１４１
゜１４２でｂ ｌ！ ＋ １） ＋６の値をセンスする
と、ｂｌ、。
ｂｌｇにはメモリセル１１１，１１２の値が現われる。
次に、行デコーダ１１でｗｌ、を非選択、ｗ、□を選択
とし列デコーダ１３でｔ）＋３＋１）＋４と１）１５＋
ｂｕを接続すると、ｔ） ｉｓ ｒ ｂ １６の値がメ
モリセル１２３．１２４に書込まれ、結果的にメモリセ
ル１１１．１１２の値がメモリセル１２３，１２４に転
送されたことになる。
とし列デコーダ１３でｔ）＋３＋１）＋４と１）１５＋
ｂｕを接続すると、ｔ） ｉｓ ｒ ｂ １６の値がメ
モリセル１２３．１２４に書込まれ、結果的にメモリセ
ル１１１．１１２の値がメモリセル１２３，１２４に転
送されたことになる。
第２図は本発明の実施例２の構成図であり、ワード線ｗ
２１．ｗ２□を選択する行デコーダ２１とワード線ｗ
２． 、 ｗ ２４を選択する行デコーダ２６と、ビッ
ト線対ｂ ２１ ｒ ｔ） ２□、 ｂ２ｓｐ ｂ２ｓ
とビット線対ｂ ２５ ＃ ｔ） ２６の接続を切り替
える列デコーダ２３と、ビット線対ｂ２１ ｂｌ６に接
続されるセンスアンプ２４１．２４２と、ワード線Ｗｚ
＋ （ｉ＝１．２）とビット線対す悶２ｉ （ｉ＝１．
２）に接続されるメモリセル２ｉｊと、ワード線ｗ、、
（ｉ＝３゜４）とビット線対ｂ２１ （３，４）に接続
されるメモリセル２ｉｊと、内部タイミング発生回路２
５より構成される。初めに、行デコーダ２１でＷ２、を
選択し、列デコーダ２３でｂ２８．ｂ２２とｂ２５゜ｂ
２ｇを接続し、次にセンスアンプ２４１，２４２でｂ
２５１ ｂ ２６をセンスすると、１） ２５ ｒ ｔ
） ２６にはそれぞれメモリセル２１１，２１２のデー
タが現れる。次に行レコーダ２６でｗ２４を選択し、列
デコーダ２３でｂｚｚｒｂｚ４とｔ） ２５ ＊ ｔ）
２６を接続すると、ｂ ２５ ｒ ｂ ２６のデータ
がメモリセル２４２，２４４に書込まれ、結局、メモリ
セル２１１，２１２のデータがメモリセル２４３，２４
４に転送されたことになる。この実施例では一本のワー
ド線に接続されるメモリセルの数が転送するデータ数と
同じであるため、同時にデータ源のメモリセルのワード
線と転送先のメモリセルのワード線が同時に選択されて
も、他のメモリセルのデータが破壊されることはないと
いう利点がある。
２１．ｗ２□を選択する行デコーダ２１とワード線ｗ
２． 、 ｗ ２４を選択する行デコーダ２６と、ビッ
ト線対ｂ ２１ ｒ ｔ） ２□、 ｂ２ｓｐ ｂ２ｓ
とビット線対ｂ ２５ ＃ ｔ） ２６の接続を切り替
える列デコーダ２３と、ビット線対ｂ２１ ｂｌ６に接
続されるセンスアンプ２４１．２４２と、ワード線Ｗｚ
＋ （ｉ＝１．２）とビット線対す悶２ｉ （ｉ＝１．
２）に接続されるメモリセル２ｉｊと、ワード線ｗ、、
（ｉ＝３゜４）とビット線対ｂ２１ （３，４）に接続
されるメモリセル２ｉｊと、内部タイミング発生回路２
５より構成される。初めに、行デコーダ２１でＷ２、を
選択し、列デコーダ２３でｂ２８．ｂ２２とｂ２５゜ｂ
２ｇを接続し、次にセンスアンプ２４１，２４２でｂ
２５１ ｂ ２６をセンスすると、１） ２５ ｒ ｔ
） ２６にはそれぞれメモリセル２１１，２１２のデー
タが現れる。次に行レコーダ２６でｗ２４を選択し、列
デコーダ２３でｂｚｚｒｂｚ４とｔ） ２５ ＊ ｔ）
２６を接続すると、ｂ ２５ ｒ ｂ ２６のデータ
がメモリセル２４２，２４４に書込まれ、結局、メモリ
セル２１１，２１２のデータがメモリセル２４３，２４
４に転送されたことになる。この実施例では一本のワー
ド線に接続されるメモリセルの数が転送するデータ数と
同じであるため、同時にデータ源のメモリセルのワード
線と転送先のメモリセルのワード線が同時に選択されて
も、他のメモリセルのデータが破壊されることはないと
いう利点がある。
以上説明したように本発明は、メモリセルからメモリセ
ルへのデータ転送機能を半導体メモリ、に持たせること
により、外部レジスタを介さないメモリセル間のデータ
転送が可能であり、半導体メモリのリード及びライトサ
イクルを必要とせず、内部で高速なメモリセル間転送が
できる効果がある。
ルへのデータ転送機能を半導体メモリ、に持たせること
により、外部レジスタを介さないメモリセル間のデータ
転送が可能であり、半導体メモリのリード及びライトサ
イクルを必要とせず、内部で高速なメモリセル間転送が
できる効果がある。
第１図は、本発明の第１の実施例であり、第２図は、本
発明の第２の実施例であり、第３図は従来例である。 １１．２１，３１．３６・・・・・・行デコーダ、１２
゜２２．３２・・・・・・メモリセルアレイ、１３，２
３゜３３・・・・・・列テコーダ、１４．２４・・・・
・・センスアンプ部、１５，２５．３５・・・・・・内
部タイミング発生回路、ｂｌｌ〜ｂ３ｇ・・・・・・ビ
ット線対、ｗ、工〜ｗ３２・・・・・・ワード線、１１
１〜１２４．２１１〜２２２．２３３，２３４，２４３
゜２４４．３１１〜３２４・・・・・・メモリセル、１
４１，１４２゜２４１．２４２，３４１，３４２・・・
・・・センスアンプ、３６１，３６２・・・・・・出力
バッファ、３７１゜３７２・・・・・・入力バッファ、
３５１，３５２・・・・・・書込みバッファ、３９１，
３９２・・・・・・入力端子、２００・・・・・・半導
体メモリ、１００・・・・・・レジスタ。 代理人 弁理士 内 原 音 ／Ｓ 第 １ 回
発明の第２の実施例であり、第３図は従来例である。 １１．２１，３１．３６・・・・・・行デコーダ、１２
゜２２．３２・・・・・・メモリセルアレイ、１３，２
３゜３３・・・・・・列テコーダ、１４．２４・・・・
・・センスアンプ部、１５，２５．３５・・・・・・内
部タイミング発生回路、ｂｌｌ〜ｂ３ｇ・・・・・・ビ
ット線対、ｗ、工〜ｗ３２・・・・・・ワード線、１１
１〜１２４．２１１〜２２２．２３３，２３４，２４３
゜２４４．３１１〜３２４・・・・・・メモリセル、１
４１，１４２゜２４１．２４２，３４１，３４２・・・
・・・センスアンプ、３６１，３６２・・・・・・出力
バッファ、３７１゜３７２・・・・・・入力バッファ、
３５１，３５２・・・・・・書込みバッファ、３９１，
３９２・・・・・・入力端子、２００・・・・・・半導
体メモリ、１００・・・・・・レジスタ。 代理人 弁理士 内 原 音 ／Ｓ 第 １ 回
Claims (1)
- メモリセルアレイとメモリセルアレイの、ワード線に接
続する行デコーダとメモリセルアレイのビット線に接続
する列デコーダと列デコーダに接続するセンスアンプ部
と内部タイミング発生回路を有する半導体メモリにおい
て、ある１個以上のメモリセルのデータを他のメモリセ
ルに転送する機能を有することを特徴とする半導体メモ
リ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62300919A JPH01143093A (ja) | 1987-11-27 | 1987-11-27 | 半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62300919A JPH01143093A (ja) | 1987-11-27 | 1987-11-27 | 半導体メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01143093A true JPH01143093A (ja) | 1989-06-05 |
Family
ID=17890709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62300919A Pending JPH01143093A (ja) | 1987-11-27 | 1987-11-27 | 半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01143093A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04281293A (ja) * | 1991-01-18 | 1992-10-06 | Mitsubishi Electric Corp | 記憶装置 |
| US5903575A (en) * | 1990-01-08 | 1999-05-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having fast data writing mode and method of writing testing data in fast data writing mode |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5593588A (en) * | 1979-01-02 | 1980-07-16 | Ibm | Memory array |
-
1987
- 1987-11-27 JP JP62300919A patent/JPH01143093A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5593588A (en) * | 1979-01-02 | 1980-07-16 | Ibm | Memory array |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5903575A (en) * | 1990-01-08 | 1999-05-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having fast data writing mode and method of writing testing data in fast data writing mode |
| JPH04281293A (ja) * | 1991-01-18 | 1992-10-06 | Mitsubishi Electric Corp | 記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6337894A (ja) | ランダムアクセスメモリ | |
| KR880008333A (ko) | 반도체 메모리 | |
| US3968480A (en) | Memory cell | |
| JPH07111822B2 (ja) | 半導体記憶装置 | |
| JPH03715B2 (ja) | ||
| JPH01143093A (ja) | 半導体メモリ | |
| JPH01307091A (ja) | マルチポートメモリ | |
| JPH0237034B2 (ja) | ||
| JPS63300492A (ja) | 半導体メモリ装置 | |
| JPS61261895A (ja) | 半導体記憶装置 | |
| JPS63313250A (ja) | 半導体メモリの語調可変回路 | |
| JPH0255877B2 (ja) | ||
| JPS61180991A (ja) | 半導体メモリ | |
| JPH01279490A (ja) | 半導体メモリ | |
| JP3152767B2 (ja) | 半導体記憶装置 | |
| JPS58115683A (ja) | 半導体メモリ装置 | |
| JPS63108747A (ja) | ゲ−トアレイ集積回路 | |
| JPH01112592A (ja) | 半導体記憶装置 | |
| KR100558478B1 (ko) | 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법 | |
| JPH0514359B2 (ja) | ||
| JPS60125994A (ja) | 同時アクセス方式メモリ | |
| JPH1196752A (ja) | 半導体記憶装置 | |
| JP2629767B2 (ja) | メモリ装置 | |
| JPS6391895A (ja) | 半導体記憶装置 | |
| JPS6431253A (en) | Data transferring system |