JPH01140669A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ドレイン電流の経時変化が少ないローＶｔ族
化合物を用いた薄膜トラン？スタに関するものである。

従来の技術 近年、ガラス基板上の表示素子、発光、受光素子などの
アナログスイッチおよびそれらの駆動用に薄）漠トラン
ジスタの開発が進められている。この薄膜トランジスタ
の構造の一例を第４図ｆこ示す、。

薄膜トランジスタは、ガラスなどの絶縁基板１の上にゲ
ート電極２を形成し、ゲート電極２の上にゲート絶縁膜
３を介して半導体層４を形成し、半導体層４の上１こ対
向ｔｍ極としてソース電極５およびドレイン電極６を半
導体ＪＪ　４とオーミックコンタクトがとれるように形
成して構成している。この薄膜トランジスタは、特に半
導体層４としてロー■族化合物薄膜を用いた場合、プロ
セス温度が３００〜４００’Ｏ以下であること、大きい
ドレイン電流が得られることなどの特徴を持っている。

発明が解決しようとする問題点 しかし、従来のＩＩ―ＶＩ族化合物薄膜を半導体層４に
用いた薄膜トランジスタにおいては、その特性の経時変
化が問題となっている。特に、ゲートにバイアスしたと
き、すなわら、薄膜トランジスタをオン状態としたとき
、第５図に示すように、ドレイン“上流ａの時間的減少
が長時間にわたって徐々に生じる。これは半導体層４の
中に多く存在している゛１子トラップに電子がトラップ
されるために生じる現象であり、この現象がＩＩ―ＶＩ
族化合物４膜トランジスタの実用化を妨げている最大の
原因となっている。

本発明は上記問題点を解決するものであり、この薄膜ト
ランジスタのオン状態におけるドレイン電流の経時変化
を飽和させ、実用に耐え得る薄膜トランジスタを提供す
ることを目的とするものである。

問題点を解決するための手段 上記問題点を解決するため本発明は、絶縁性基板上、半
導体層として前記絶縁性基板上に形成された１１−Ｗ族
化合物薄膜と、前記ＩＩ―ＶＩ族化合物薄膜の上部ある
いは下部に絶縁膜を介して設けられたゲート電極と、前
記■−■族化合物薄膜の一端に設けられたオーミック性
のソースＮ４’Ｍと、前記ＩＩ―ＶＩ族化合物薄膜の他
端に設けられた整流性のドレイン電極とからなるもので
ある。

作用 上記構成により、薄膜トランジスタがオンのとき、Ｕ−
Ｗ族化合物薄膜にソース電極から電子が注入される一方
、整流性のドレイン電極あるいはその近傍から幾分かの
正孔が注入され、この注入された正孔は、ロー■族化合
物薄膜の内部あるいはこの薄膜と絶縁膜との界面にトラ
ップされた電子と再結合し、ドレイン電流の経時変化を
緩和する〇実施例 以下、本発明の一実施例を図面に基づいて説明する。

第１図は本発明の薄膜トランジスタの断面構造図である
。絶縁性基板であるガラス基板１１の土に５００＾のＡ
ｅ薄膜を形成してパターン化しゲート電極１２を形成し
、そのゲート電極１２にゲート絶縁膜１３としてＡＩ！
２０３薄膜を１５００λ程度スパッター蒸着する。さら
に、ゲート電極１２の上にＡＩ！２０．薄膜のゲート絶
縁膜１３を介してＩＩ―ＶＩ族化学物薄膜であるＣｄＳ
ｅ薄膜の半導体層１４を真空蒸着によって、：′１００
０Ａ形成してパターン化する。半導体層１４の一端にソ
ース電極１５としてＮｉＣｒを１００ＯＡ程度の厚さで
形成し、半導体層１４の他端にドレイン電極１６として
Ｃｕｔ　１５０ＯＡ程度の厚さで形成して薄膜トランジ
スタの構造を得ている。この後、３００〜３５０’０に
て３０分間の熱処理を行うと、ドレイン電極１６はＣｕ
とＣｄＳｅの相互拡散により、ホール注入タイプの整流
性電極となり、ソース′４極１５はＮｉＣｒ　ｆζよっ
てオーミック性ｇ１極となる。

以上によって１ｚ声られた薄膜トランジスタは、半導体
層１４がｎタイプとすると、第２図（ａ）のバ〉ド図に
示すように、ソースｗｉｔｓとドレイン電極１６のそれ
ぞれの半導体層１４との界面でバンドベンディングを生
じる。この状態から、１漠トランジスタがオン状態とな
ると、第２図（ｂ）に示すように、ソース電極１５から
″＃Ｅ子１７が半導体ノー１４の中へ注入され、一方従
来のオーミック性ドレイン電極では生じない半導体層１
４への正孔１８の注入が、整流性ドレイン電極１６ある
いはその近傍から幾分か行われ、半導体／ｆｆ１１４の
内の電子トラップ１９にトラップされた゛１ＦＬ子１７
と正孔１８との再結合が行なわれ、定常状態が保持され
る。

また、第３図６ゲート電極１２、ゲート絶縁膜１３、お
よび半導体ｍ１４のバンド図に示すように、薄膜トラン
ジスタがオン状態になると、半導体層１４に誘起された
電子１７がゲート絶縁膜３の中の電子トラップ２０に徐
々にトラップされ、その結果ドレイン電流がそれにつれ
て減少するが、半導体／１ｌ１４の中に幾分かの正孔１
８があり、磁子トラップ２０１こトラップされた電子１
７と再結合することによって定常状態が保持される。

このように上記２つの作用の結果、ドレイン電流の経時
変化は少々の減少のあと定常状態にはいり経時変化はき
わめて小さくなる。このときのドレイン電流すの経時変
化を第５図に示す。また、この作用はｎチャンネルの薄
膜トランジスタに限ったことではない。

なお、本実施例のドレイン電極６はショットキー接合を
利用した整流性の電極であり、Ｃｕを電極材料として形
成したが、ドレイン電極６は半導体層４を流れるキャリ
アと異なる電荷を半導体層４に注入できる電極であれば
よく、たとえばＩＩ―ＶＩ族化合物薄膜とホモ接合ある
いはｐ―ｎ接合を得られる半導体薄膜、たとえばＰ゛タ
イプＣｄ′ｒｅ薄膜などと、この半導体薄膜のオーミッ
ク性［極とからなるドレイン電極を使用することが可能
である。

発明の効果 以上本発明によれば、薄膜トランジスタの動作状態にお
いて、整流性のドレインＹＩ１．極あるいはその近傍か
ら幾分かの正孔が、ＩＩ―ＶＩ族化合物薄膜に注入され
ることにより、ドレイン電流の経時変化をきわめて少な
くすることができ、本デバイスの実用化に大きく貢献す
ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す薄膜トランジスタの断
面、構造図、第２図（ａ）、第２図（ｂ）および第３図
はそれぞれ、同薄膜トランジスタの作用の説明図、第４
図は従来の薄膜トランジスタの断面構造図、第５図は従
来および本発明の薄膜トランジスタの動作時ζこおける
ドレイン電流の経時変化を示す特性図である。 １１・・・ガラス基板、１２・・・ゲート電極、１３・
・・ゲート絶縁膜、１４・・・半導体層（ＩＩ―ＶＩ族
化合物薄膜）、１５・・・ソース電極、１６・・・ドレ
イン電極。

Claims (1)

1. 【特許請求の範囲】 １、絶縁性基板と、半導体層として前記絶縁性基板上に
   形成されたII―VI族化合物薄膜と、前記II―VI族化合物
   薄膜の上部あるいは下部に絶縁膜を介して設けられたゲ
   ート電極と、前記II―VI族化合物薄膜の一端に設けられ
   たオーミック性のソース電極と、前記II―VI族化合物薄
   膜の他端に設けられた整流性のドレイン電極とからなる
   薄膜トランジスタ。 ２、整流性のドレイン電極は、ショットキー接合を利用
   した整流性の電極である特許請求の範囲第１項記載の薄
   膜トランジスタ。 ３、整流性のドレイン電極は、II―VI族化合物薄膜とホ
   モ接合あるいはヘテロ接合によるｐ―ｎ接合を得られる
   半導体薄膜と、この半導体薄膜のオーミック性電極とか
   らなる特許請求の範囲第１項記載の薄膜トランジスタ。 ４、II―VI族化合物薄膜は、ＣｄＳあるいはＣｄＳｅあ
   るいはそれらの固溶体のいずれかで形成された特許請求
   の範囲第１項記載の薄膜トランジスタ。 ５、ドレイン電極の電極材料は、Ｃｕとした特許請求の
   範囲第２項記載の薄膜トランジスタ。 ６、ドレイン電極は、ｐタイプのＣｄＴｅ薄膜とこのＣ
   ｄＴｅ薄膜にオーミック性電極となる電極材料を用いた
   電極とからなる特許請求の範囲第３項記載の薄膜トラン
   ジスタ。