JPH01135230A - 入出力装置 - Google Patents
入出力装置Info
- Publication number
- JPH01135230A JPH01135230A JP29213487A JP29213487A JPH01135230A JP H01135230 A JPH01135230 A JP H01135230A JP 29213487 A JP29213487 A JP 29213487A JP 29213487 A JP29213487 A JP 29213487A JP H01135230 A JPH01135230 A JP H01135230A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- gain
- operational amplifier
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 description 4
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、計算機制御の計装システムに係り、特に調整
時間の短縮に好適な、アナログ入出力回路に関する。
時間の短縮に好適な、アナログ入出力回路に関する。
従来、文献「マイコン用計測回路とそのインターフェー
スｊ ｐ１６３〜１６７、蒲生良治著。
スｊ ｐ１６３〜１６７、蒲生良治著。
ＣＱ出版社（Ｓ５９．２．２０出版）に記載のように、
調整方法は、システム側でのオーバ・レンジ出力を考慮
して、可変抵抗器により、オフセット調整、ゲイン調整
していた。
調整方法は、システム側でのオーバ・レンジ出力を考慮
して、可変抵抗器により、オフセット調整、ゲイン調整
していた。
上記従来技術は、特殊なフルスケールにおいて使用する
入出力装置の無調整化の点について配慮されておらず、
調整時間の増大の問題があった。
入出力装置の無調整化の点について配慮されておらず、
調整時間の増大の問題があった。
本発明の目的は、上記入出力装置の無調整化を実現し、
調整時間の低減をすることにある。
調整時間の低減をすることにある。
上記目的は、オフセット調整をオフセット調整用定電圧
源により設定し、ゲイン調整をゲイン調整用演算増幅器
により設定することにより、達成される。
源により設定し、ゲイン調整をゲイン調整用演算増幅器
により設定することにより、達成される。
アナログ−ディジタル変換器、及びディジタル−アナロ
グ変換器固有のフルスケールに対するディジタルコード
を圧縮する場合、アナログ入力回路はＶ■ｏｐのオフセ
ット調整、及びｖＩＧのゲイン調整を必要とし、また、
アナログ出力回路はＶ ＯＯＦのオフセット設定、及び
Ｖｏａのゲイン設定を必要とする。また、アナログ−デ
ィジタル変換器、及びディジタル−アナログ変換器の分
解能を同一とするとｌ ＶＩＯＦ ｌ ＝ ｌ ＶＯＯ
Ｆ ｌ （＝ ＶＯＦＳとする） 、Ｉ ＶＩＧＩ
＝ ｌ Ｖｏａｌ （＝Ｖｃ とする）となる。ここ
で、ＶＯＦＳなる定電圧源を用意し、オフセット調整に
割当て、また、ゲイン調整は、入出力回路の演算増幅器
によりゲインＶａを設定することにより、可変抵抗器に
よる調整を不要とし、自動調整が可能となる。
グ変換器固有のフルスケールに対するディジタルコード
を圧縮する場合、アナログ入力回路はＶ■ｏｐのオフセ
ット調整、及びｖＩＧのゲイン調整を必要とし、また、
アナログ出力回路はＶ ＯＯＦのオフセット設定、及び
Ｖｏａのゲイン設定を必要とする。また、アナログ−デ
ィジタル変換器、及びディジタル−アナログ変換器の分
解能を同一とするとｌ ＶＩＯＦ ｌ ＝ ｌ ＶＯＯ
Ｆ ｌ （＝ ＶＯＦＳとする） 、Ｉ ＶＩＧＩ
＝ ｌ Ｖｏａｌ （＝Ｖｃ とする）となる。ここ
で、ＶＯＦＳなる定電圧源を用意し、オフセット調整に
割当て、また、ゲイン調整は、入出力回路の演算増幅器
によりゲインＶａを設定することにより、可変抵抗器に
よる調整を不要とし、自動調整が可能となる。
以下、本発明の一実施例を第１図により説明する。
本実施例は、入力回路である演算増幅器１とゲイン設定
用抵抗２，３、アナログマルチプレクサ４、アナログ−
ディジタル変換５、ディジタル−アナログ変換器６、演
算増幅器７、及びゲイン設定用抵抗８，９、アナログ入
力信号加工後、信号を出力する演算増幅器１０、及びゲ
イン設定用抵抗１１，１２、定電圧源１３、アドレスバ
ス１４、データバス１５、計算機１６より構成する。
用抵抗２，３、アナログマルチプレクサ４、アナログ−
ディジタル変換５、ディジタル−アナログ変換器６、演
算増幅器７、及びゲイン設定用抵抗８，９、アナログ入
力信号加工後、信号を出力する演算増幅器１０、及びゲ
イン設定用抵抗１１，１２、定電圧源１３、アドレスバ
ス１４、データバス１５、計算機１６より構成する。
次に本実施例の動作について説明する。
本実施例は、第２図に示す如く、アナログ−ディジタル
変換器、及びディジタル−アナログ変換器固有のフルス
ケールに対するディジタルコードを圧縮する場合、オフ
セット調整、ゲイン調整が必要である。前記アナログ入
力信号１００は演算増幅器１により信号を加工された後
、アナログマルチプレクサ４により選択され、アナログ
−ディジタル変換器５によりディジタルコード化され、
計算機１６に取込まれるが、前記フルスケールの圧縮を
しているため、オフセット電圧上昇、ゲイン下降が必要
となる。オフセット電圧上昇は、信号１０１を演算増幅
器１の○端子に入力することにより実現でき、ゲイン下
降は、抵抗２，３により設定し実現可能となる。次に、
前記アナログ出力信号１０２は、計算機１６により出力
されたディジタルコードをディジタル−アナログ変換器
６によりアナログ信号化され、演算増幅器７により信号
を加工された信号であるが、前記フルスケ−ルの圧縮を
しているため、オフセット電圧下降ゲイン上昇が必要と
なる。オフセット電圧下降は演算増幅器７の■端子に抵
抗８を通して信号１０３を入力することにより実現でき
、ゲイン上昇は抵抗８，９により設定し、実現可能とな
る。
変換器、及びディジタル−アナログ変換器固有のフルス
ケールに対するディジタルコードを圧縮する場合、オフ
セット調整、ゲイン調整が必要である。前記アナログ入
力信号１００は演算増幅器１により信号を加工された後
、アナログマルチプレクサ４により選択され、アナログ
−ディジタル変換器５によりディジタルコード化され、
計算機１６に取込まれるが、前記フルスケールの圧縮を
しているため、オフセット電圧上昇、ゲイン下降が必要
となる。オフセット電圧上昇は、信号１０１を演算増幅
器１の○端子に入力することにより実現でき、ゲイン下
降は、抵抗２，３により設定し実現可能となる。次に、
前記アナログ出力信号１０２は、計算機１６により出力
されたディジタルコードをディジタル−アナログ変換器
６によりアナログ信号化され、演算増幅器７により信号
を加工された信号であるが、前記フルスケ−ルの圧縮を
しているため、オフセット電圧下降ゲイン上昇が必要と
なる。オフセット電圧下降は演算増幅器７の■端子に抵
抗８を通して信号１０３を入力することにより実現でき
、ゲイン上昇は抵抗８，９により設定し、実現可能とな
る。
また、アナログ出力１０２を計算機が読み出す場合、デ
ィジタル−アナログ変換器６の出力信号１０６をマルチ
プレクサ４に入力すれば、前記フルスケールの圧縮誤差
は、アナログ−ディジタル変換器５、及びディジタル−
アナログ変換器６により相殺される。また、アナログ入
力信号後、信号を出力する非反転増幅器においても上記
の如く、オフセット調整ゲイン調整可能である。
ィジタル−アナログ変換器６の出力信号１０６をマルチ
プレクサ４に入力すれば、前記フルスケールの圧縮誤差
は、アナログ−ディジタル変換器５、及びディジタル−
アナログ変換器６により相殺される。また、アナログ入
力信号後、信号を出力する非反転増幅器においても上記
の如く、オフセット調整ゲイン調整可能である。
本実施例によれば、可変抵抗器による調整を必要としな
いため、多数の入出力点数を持つ入出力装置において、
調整時間の低減の効果がある。
いため、多数の入出力点数を持つ入出力装置において、
調整時間の低減の効果がある。
本発明によれば、可変抵抗器を使用せず、自動的に調整
できるので、調整時間の低減の効果がある。
できるので、調整時間の低減の効果がある。
第１図は本発明の実施例を示す回路図、第２図はアナロ
グ−ディジタル変換器及びディジタル−アナログ変換器
固有のディジタルコード−電圧特性及び本発明に使用す
るディジタル−電圧特性図を示す。
グ−ディジタル変換器及びディジタル−アナログ変換器
固有のディジタルコード−電圧特性及び本発明に使用す
るディジタル−電圧特性図を示す。
Claims (1)
- １、アナログ入出回路とアナログ−ディジタル変換器と
ディジタル−アナログ変換器と前記アナログ−ディジタ
ル変換器とディジタル−アナログ変換器の定格レンジ設
定回路から成る入出力装置において、オフセット固定定
電圧源とゲイン固定用演算増幅器を設けたことを特徴と
する入出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29213487A JPH01135230A (ja) | 1987-11-20 | 1987-11-20 | 入出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29213487A JPH01135230A (ja) | 1987-11-20 | 1987-11-20 | 入出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01135230A true JPH01135230A (ja) | 1989-05-26 |
Family
ID=17777974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29213487A Pending JPH01135230A (ja) | 1987-11-20 | 1987-11-20 | 入出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01135230A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100814787B1 (ko) * | 2001-04-04 | 2008-03-19 | 스미도모쥬기가이고교 가부시키가이샤 | 축구멍부재의 키맞물림부의 형성방법 및 키맞물림부 |
-
1987
- 1987-11-20 JP JP29213487A patent/JPH01135230A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100814787B1 (ko) * | 2001-04-04 | 2008-03-19 | 스미도모쥬기가이고교 가부시키가이샤 | 축구멍부재의 키맞물림부의 형성방법 및 키맞물림부 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2044566A (en) | Calibrating a digital to analogue converter | |
| JPH01135230A (ja) | 入出力装置 | |
| GB2059212A (en) | Voltage offset circuit for low voltage amplifier | |
| EP0862060A2 (en) | RMS converter using digital filtering | |
| CN110417411A (zh) | 一种信号调理动态放大电路 | |
| JPH0377429A (ja) | ディジタル・アナログ変換器 | |
| JPS6187430A (ja) | デジタル・アナログ変換器補正トリムを最小化する方法及び装置 | |
| JP3389815B2 (ja) | アナログ測定ユニットのデジタルキャリブレーション方法 | |
| JPS6184116A (ja) | デジタル・アナログ変換器のバイアス制御方法及び回路 | |
| JPS58172560A (ja) | Ｄ／ａコンバ−タの直線性測定方法 | |
| JPS6319917A (ja) | Ａ／ｄ変換装置 | |
| US4644193A (en) | Analog circuit for simulating a digitally controlled rheostat | |
| CN216352010U (zh) | 一种共模误差的补偿电路 | |
| JPS5914929B2 (ja) | デイジタルアナログ変換装置 | |
| JPS58106915A (ja) | Ａ／ｄ変換器 | |
| JP3049852B2 (ja) | 逐次変換型ａｄ変換器 | |
| JPH0328473U (ja) | ||
| JPS60151502A (ja) | 歪みゲ−ジセンサデ−タ変換装置 | |
| JP2819499B2 (ja) | 二重積分型アナログ−ディジタル変換装置 | |
| SU1257537A1 (ru) | Устройство дл измерени скорости изменени сигнала посто нного тока | |
| JPH0223721A (ja) | Ａ／ｄ変換器のレンジ切換方法 | |
| JPS5920001A (ja) | 演算装置 | |
| JPH0623798B2 (ja) | 電圧設定回路 | |
| JP2003518669A (ja) | バラストにおける電力制御用のコンパンダ | |
| JPS61274515A (ja) | Ａ−ｄ変換器 |