JP2819499B2 - 二重積分型アナログ−ディジタル変換装置 - Google Patents
二重積分型アナログ−ディジタル変換装置Info
- Publication number
- JP2819499B2 JP2819499B2 JP1330040A JP33004089A JP2819499B2 JP 2819499 B2 JP2819499 B2 JP 2819499B2 JP 1330040 A JP1330040 A JP 1330040A JP 33004089 A JP33004089 A JP 33004089A JP 2819499 B2 JP2819499 B2 JP 2819499B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- voltage
- analog
- output
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、未知入力信号を一定時間積分し、次いで未
知入力信号とは逆方向に基準電圧信号を積分してゼロク
ロスに到達するまでの積分時間をデイジタルデータとす
る二重複分型アナログ−デイジタル変換装置に関する。
知入力信号とは逆方向に基準電圧信号を積分してゼロク
ロスに到達するまでの積分時間をデイジタルデータとす
る二重複分型アナログ−デイジタル変換装置に関する。
(従来技術) 例えば、ロードセルを荷重検出手段に用いた重量測定
装置は、ロードセルから出力される荷重に比例した直流
電圧信号をアナログ−ディジタル変換回路によりディジ
タル信号に変換し、これをマイクロコンピュータで所定
の処理を行なって重量を表示するように構成されてい
る。
装置は、ロードセルから出力される荷重に比例した直流
電圧信号をアナログ−ディジタル変換回路によりディジ
タル信号に変換し、これをマイクロコンピュータで所定
の処理を行なって重量を表示するように構成されてい
る。
このような重量測定装置は、極めて高い精度を要求さ
れるため、変換分解能が高い二重積分型アナログ−デイ
ジタル変換装置が多用されている。この二重積分型アナ
ログ−デイジタル変換装置は、スタート信号が入力した
時点で未知入力電圧を積分させ、予め定められている積
分時間が終了した時点で、未知入力信号とは逆極性の基
準電圧信号を積分させ、同時に基準クロックをカウント
させる。このようにして積分電圧がゼロクロス点に到達
した時点でカウントを停止させ、このときのカウント値
をデイジタルデータとして使用するものである。
れるため、変換分解能が高い二重積分型アナログ−デイ
ジタル変換装置が多用されている。この二重積分型アナ
ログ−デイジタル変換装置は、スタート信号が入力した
時点で未知入力電圧を積分させ、予め定められている積
分時間が終了した時点で、未知入力信号とは逆極性の基
準電圧信号を積分させ、同時に基準クロックをカウント
させる。このようにして積分電圧がゼロクロス点に到達
した時点でカウントを停止させ、このときのカウント値
をデイジタルデータとして使用するものである。
(発明が解決しようとする問題点) この変換装置によれば未知入力電圧のレベルに応じて
積分時間を調整すれば量子化時の変換分解能を任意に向
上できる反面、積分時間をデータとする関係上、分解能
を上げる程、デイジタルデータを得るまでの時間が長く
なるという不都合がある。
積分時間を調整すれば量子化時の変換分解能を任意に向
上できる反面、積分時間をデータとする関係上、分解能
を上げる程、デイジタルデータを得るまでの時間が長く
なるという不都合がある。
本発明はこのような問題に鑑みてなされたものであっ
て、その目的とするところは、二重積分型アナログ−デ
イジタル変換回路の高い分解能を生かしつつ、変換速度
の向上を図ることができる新規な二重積分型アナログ−
ディジタル変換装置を提供することにある。
て、その目的とするところは、二重積分型アナログ−デ
イジタル変換回路の高い分解能を生かしつつ、変換速度
の向上を図ることができる新規な二重積分型アナログ−
ディジタル変換装置を提供することにある。
(問題点を解決するための手段) このような問題を解消するために本発明においては、
制御信号により複数の既知電圧を出力するディジタル−
アナログ変換手段と、漸次増加して定常状態に到達する
未知入力電圧と前記ディジタル−アナログ変換手段から
の既知電圧との差分電圧を出力する引算手段と、前記差
分電圧を所定時間積分し、積分終了時点で基準電圧によ
り前記差分電圧と逆方向に積分してゼロクロス点に到達
する時間をディジタル信号とする二重積分型アナログ−
ディジタル変換手段と、前記未知入力電圧が所定の既知
電圧を越える度に前記デイジタル−アナログ変換手段に
当該既知電圧に相当する制御信号を与えて前記ディジタ
ル−アナログ変換手段から所定の既知電圧を出力させる
とともに、前記所定の既知電圧のそれぞれを前記二重積
分型アナログ−デイジタル変換手段によりアナログ−デ
ィジタル変換したディジタル量と、前記制御信号との対
応関係を予め格納した制御手段とを備え、前記制御手段
により前記ディジタル−アナログ変換手段に与えた制御
信号に対応するディジタル量と、この時点での前記アナ
ログ−ディジタル変換手段から出力されたディジタル信
号とを加算して測定値として出力させるようにした。
制御信号により複数の既知電圧を出力するディジタル−
アナログ変換手段と、漸次増加して定常状態に到達する
未知入力電圧と前記ディジタル−アナログ変換手段から
の既知電圧との差分電圧を出力する引算手段と、前記差
分電圧を所定時間積分し、積分終了時点で基準電圧によ
り前記差分電圧と逆方向に積分してゼロクロス点に到達
する時間をディジタル信号とする二重積分型アナログ−
ディジタル変換手段と、前記未知入力電圧が所定の既知
電圧を越える度に前記デイジタル−アナログ変換手段に
当該既知電圧に相当する制御信号を与えて前記ディジタ
ル−アナログ変換手段から所定の既知電圧を出力させる
とともに、前記所定の既知電圧のそれぞれを前記二重積
分型アナログ−デイジタル変換手段によりアナログ−デ
ィジタル変換したディジタル量と、前記制御信号との対
応関係を予め格納した制御手段とを備え、前記制御手段
により前記ディジタル−アナログ変換手段に与えた制御
信号に対応するディジタル量と、この時点での前記アナ
ログ−ディジタル変換手段から出力されたディジタル信
号とを加算して測定値として出力させるようにした。
(作用) 二重積分型アナログ−デイジタル変換手段で必要な被
変換電圧の大きさを引算手段で小さくして変換時間の短
縮を図り、また未知入力電圧との差分を求める既知電圧
のデジタル量を二重積分型アナログ−ディジタル変換手
段で予めデジタル量に変換してデータ化しておき、総合
的に二重積分型アナログ−ディジタル変換手段の精度で
のデジタルデータを得ることができる。
変換電圧の大きさを引算手段で小さくして変換時間の短
縮を図り、また未知入力電圧との差分を求める既知電圧
のデジタル量を二重積分型アナログ−ディジタル変換手
段で予めデジタル量に変換してデータ化しておき、総合
的に二重積分型アナログ−ディジタル変換手段の精度で
のデジタルデータを得ることができる。
(実施例) そこで、以下に本発明の詳細を図示した実施例に基づ
いて説明する。
いて説明する。
第1図は、本発明の一実施例を示すものであって、図
中符号1はロードセルで、起歪体に複数の歪みゲージ2
を貼り付けて、各歪みゲージ2をブリッジ接続して荷重
に一致する電圧信号を出力するように構成されている。
図中符号3は増幅回路、4はローパスファルタ、5はデ
ィジタル−アナログ変換回路で、後述の二重積分型アナ
ログ−ディジタル変換回路7からのディジタルデータに
基づいてマイクロコンピュータ8が出力する制御信号を
受けてディジタル−アナログ変換回路5にアナログ量で
ある既知電圧を出力するように構成されている。
中符号1はロードセルで、起歪体に複数の歪みゲージ2
を貼り付けて、各歪みゲージ2をブリッジ接続して荷重
に一致する電圧信号を出力するように構成されている。
図中符号3は増幅回路、4はローパスファルタ、5はデ
ィジタル−アナログ変換回路で、後述の二重積分型アナ
ログ−ディジタル変換回路7からのディジタルデータに
基づいてマイクロコンピュータ8が出力する制御信号を
受けてディジタル−アナログ変換回路5にアナログ量で
ある既知電圧を出力するように構成されている。
符号6は引算回路で、ロードセル1からの未知入力電
圧信号と、ディジタル−アナログ変換回路5からの既知
電圧が入力し、未知入力電圧信号から既知電圧を差引い
た差分電圧を出力するものである。
圧信号と、ディジタル−アナログ変換回路5からの既知
電圧が入力し、未知入力電圧信号から既知電圧を差引い
た差分電圧を出力するものである。
7は、二重積分型アナログ−デイジタル変換回路で、
引算回路6からの差分電圧を一定時間積分し、次いで差
分信号とは逆方向に基準電圧信号を積分してゼロクロス
に到達するまでの積分時間をディジタル量として出力す
るものである。
引算回路6からの差分電圧を一定時間積分し、次いで差
分信号とは逆方向に基準電圧信号を積分してゼロクロス
に到達するまでの積分時間をディジタル量として出力す
るものである。
8は、マイクロコンピュータで、二重積分型アナログ
−ディジタル変換回路7からのディジタルデータが入力
し、この入力したデイジタルデータに対応する制御信号
をディジタル−アナログ変換回路5に出力して、二重積
分型アナログ−デイジタル変換回路7の入力レベルをシ
フトダウンさせるようにプログラムされている。
−ディジタル変換回路7からのディジタルデータが入力
し、この入力したデイジタルデータに対応する制御信号
をディジタル−アナログ変換回路5に出力して、二重積
分型アナログ−デイジタル変換回路7の入力レベルをシ
フトダウンさせるようにプログラムされている。
すなわち、例えば、被計量物を載荷すると、ロードセ
ル1の出力は、第2図に示したように漸次増加し、二重
積分型アナログ−デイジタル変換回路7は、その増加す
る出力を一定期間でサンプリングする。マイクロコンピ
ュータ8は、二重積分型アナログ−ディジタル変換器7
からのデジタル量が、たとえば電圧D1を越えると、ディ
ジタル−アナログ変換回路5からその電圧D1に相当する
制御信号を出力して、引算回路6から出力される差分信
号を電圧D1分だけレベルダウンさせ、次いでロードセル
1の出力がなおも増大して引算回路6からの出力が電圧
D2を越えると、この電圧D2に相当する制御信号をディジ
タル−アナログ変換回路5に出力して引算回路6の出力
レベルを電圧(D2−D1)だけさらにレベルダウンさせ
る。
ル1の出力は、第2図に示したように漸次増加し、二重
積分型アナログ−デイジタル変換回路7は、その増加す
る出力を一定期間でサンプリングする。マイクロコンピ
ュータ8は、二重積分型アナログ−ディジタル変換器7
からのデジタル量が、たとえば電圧D1を越えると、ディ
ジタル−アナログ変換回路5からその電圧D1に相当する
制御信号を出力して、引算回路6から出力される差分信
号を電圧D1分だけレベルダウンさせ、次いでロードセル
1の出力がなおも増大して引算回路6からの出力が電圧
D2を越えると、この電圧D2に相当する制御信号をディジ
タル−アナログ変換回路5に出力して引算回路6の出力
レベルを電圧(D2−D1)だけさらにレベルダウンさせ
る。
このような動作を繰り返して二重積分型アナログ−デ
イジタル変換回路7の入力レベルを低いレベルに抑えな
がらサンプリングを繰り返す。
イジタル変換回路7の入力レベルを低いレベルに抑えな
がらサンプリングを繰り返す。
そして計量値として出力する時点、つまりロードセル
1からの出力が定常状態に到達した時点では、ディジタ
ル−アナログ変換回路5の出力電圧により電圧D3分を相
殺し、残りの電圧ΔExだけを二重積分型アナログ−ディ
ジタル変換回路7によりアナログ−ディジタル変換して
デイジタル量を得、これに電圧D3に相当するディジタル
データを加算して最終のディジタル量として出力する。
1からの出力が定常状態に到達した時点では、ディジタ
ル−アナログ変換回路5の出力電圧により電圧D3分を相
殺し、残りの電圧ΔExだけを二重積分型アナログ−ディ
ジタル変換回路7によりアナログ−ディジタル変換して
デイジタル量を得、これに電圧D3に相当するディジタル
データを加算して最終のディジタル量として出力する。
マイクロコンピュータ8は、二重積分型アナログ−デ
ィジタル変換回路7から逐次出力されるデジタルデータ
に基づいてディジタル−アナログ変換回路5から出力さ
せる既知電圧を決定しているが、この両者の対応は次の
手順で取られている。
ィジタル変換回路7から逐次出力されるデジタルデータ
に基づいてディジタル−アナログ変換回路5から出力さ
せる既知電圧を決定しているが、この両者の対応は次の
手順で取られている。
まずディジタル−アナログ変換回路5の最大出力レベ
ルを、二重積分型アナログ−ディジタル変換回路7の最
大許容入力電圧を越えない程度の適宜の値、例えば1/2
となるように設定しておく。
ルを、二重積分型アナログ−ディジタル変換回路7の最
大許容入力電圧を越えない程度の適宜の値、例えば1/2
となるように設定しておく。
この状態でロードセル1が無負荷時のアナログ−ディ
ジタル変換回路7の出力値をゼロ点として記憶させ、つ
いで定格荷重の分銅を載荷してアナログ−デイジクル変
換回路7からの出力値が設計値となるように二重積分型
アナログ−ディジタル変換回路7の積分時間を設定す
る。
ジタル変換回路7の出力値をゼロ点として記憶させ、つ
いで定格荷重の分銅を載荷してアナログ−デイジクル変
換回路7からの出力値が設計値となるように二重積分型
アナログ−ディジタル変換回路7の積分時間を設定す
る。
このようにしてスパン調整が終了した段階で、既知の
荷重を載荷するか、既知荷重に相当する電圧を増幅器3
に印加する。
荷重を載荷するか、既知荷重に相当する電圧を増幅器3
に印加する。
この状態で制御信号を出力して、ディジタル−アナロ
グ変換回路5の最下位ビツトのみをONにし、このときの
引算回路6からの出力の降下量を、二重積分型アナログ
−ディジタル変換回路7からのディジタル量の変化とし
て求める。つまり最下位ビツトオフ時とオン時における
デジタル量の差分を記憶する。次に下位第2ビットのみ
をONにして、このときの引算回路6の出力レベルの降下
量に一致する二重積分型アナログ−デイジタル変換回路
7のディジタル量の変化を記憶する。
グ変換回路5の最下位ビツトのみをONにし、このときの
引算回路6からの出力の降下量を、二重積分型アナログ
−ディジタル変換回路7からのディジタル量の変化とし
て求める。つまり最下位ビツトオフ時とオン時における
デジタル量の差分を記憶する。次に下位第2ビットのみ
をONにして、このときの引算回路6の出力レベルの降下
量に一致する二重積分型アナログ−デイジタル変換回路
7のディジタル量の変化を記憶する。
このようにして最下位ビットから最上位ビットまでを
順次切換え的にONにして、各ビツトに対応する降下量を
順次算出して記憶する。これによりディジタル−アナロ
グ変換回路5の各ビットに対応する各電圧D1、D2、D3
が、ディジタル−アナログ変換回路5のビット操作信
号、つまり制御信号に対応付けて格納されることにな
る。
順次切換え的にONにして、各ビツトに対応する降下量を
順次算出して記憶する。これによりディジタル−アナロ
グ変換回路5の各ビットに対応する各電圧D1、D2、D3
が、ディジタル−アナログ変換回路5のビット操作信
号、つまり制御信号に対応付けて格納されることにな
る。
このような校正処理が終了した後、計量が行われてロ
ードセル1の出力信号が上昇すると、マイクロコンピュ
ータ8は、二重積分型アナログ−ディジタル変換回路7
への入力信号の大きさがディジタル−アナログ変換回路
5の第1段階のレベルD1を越えた時点で、制御信号を出
力してディジタル−アナログ変換回路5から電圧D1を出
力させて、二重積分型アナログ−ディジタル変換回路7
の入力電圧をゼロ近辺にまで低下させる。
ードセル1の出力信号が上昇すると、マイクロコンピュ
ータ8は、二重積分型アナログ−ディジタル変換回路7
への入力信号の大きさがディジタル−アナログ変換回路
5の第1段階のレベルD1を越えた時点で、制御信号を出
力してディジタル−アナログ変換回路5から電圧D1を出
力させて、二重積分型アナログ−ディジタル変換回路7
の入力電圧をゼロ近辺にまで低下させる。
さらにロードセル1の信号のレベルが上昇して二重積
分型アナログ−デイジタル変換回路7に入力する信号の
レベルが大きくなると、デイジクル−アナログ変換回路
5の第2ビットのみをONにして電圧D2を出力させて、二
重積分型アナログ−デイジクル変換回路7に入力する電
圧をゼロ近辺に低下させる。
分型アナログ−デイジタル変換回路7に入力する信号の
レベルが大きくなると、デイジクル−アナログ変換回路
5の第2ビットのみをONにして電圧D2を出力させて、二
重積分型アナログ−デイジクル変換回路7に入力する電
圧をゼロ近辺に低下させる。
このようにしてロードセル1の出力が、デイジタル−
アナログ変換回路5の所定の電圧を越える毎に、その電
圧をデイジタル−アナログ変換回路5から出力させて引
算回路6で相殺する。
アナログ変換回路5の所定の電圧を越える毎に、その電
圧をデイジタル−アナログ変換回路5から出力させて引
算回路6で相殺する。
そして、ロードセル1からの信号が定常状態に到達し
た段階で、マイクロコンピュータ8は、デイジタル−ア
ナログ変換回路5から出力した電圧の、二重積分型アナ
ログ−デイジタル変換回路7によるディジタル量、つま
り予め二重積分型変換回路7によりデイジタル量に変換
したデータを読出し、このデータと、その時点での差分
ΔExを二重積分型アナログ−デイジタル変換回路7によ
りアナログ−デイジタル変換したデジタルデータとを加
算し、この加算値を最終のデジタル値として出力する。
た段階で、マイクロコンピュータ8は、デイジタル−ア
ナログ変換回路5から出力した電圧の、二重積分型アナ
ログ−デイジタル変換回路7によるディジタル量、つま
り予め二重積分型変換回路7によりデイジタル量に変換
したデータを読出し、このデータと、その時点での差分
ΔExを二重積分型アナログ−デイジタル変換回路7によ
りアナログ−デイジタル変換したデジタルデータとを加
算し、この加算値を最終のデジタル値として出力する。
これにより、最終差分ΔExと、デイジタル−アナログ
変換器5からの電圧との二重積分型アナログ−デイジタ
ル変換器7による精度での測定値を得ることができる。
変換器5からの電圧との二重積分型アナログ−デイジタ
ル変換器7による精度での測定値を得ることができる。
上述の動作を、荷重計測装置のように被測定物体が受
け皿に搭載され、その計測値が第3図に示したように漸
次増加する過渡状態を経て定常状態に到達する系のアナ
ログ信号に例を採って説明する。
け皿に搭載され、その計測値が第3図に示したように漸
次増加する過渡状態を経て定常状態に到達する系のアナ
ログ信号に例を採って説明する。
このような系は、過渡状態での計測値にはデータとし
ての価値がほとんどなく、安定状態、もしくはこれに近
い状態における計測値が有用なデータとなる。
ての価値がほとんどなく、安定状態、もしくはこれに近
い状態における計測値が有用なデータとなる。
本発明においては、第3図(a)に示したように漸次
増加する過渡状態において未知入力電圧が入力して、変
換動作が始まると、規定時間T0により積分され、未知入
力電圧Ex1に相当する時間t1の逆積分が行われる。未知
入力電圧Exが既知電圧D2を越えると、既知電圧D2との差
分Ex2−D2が規定時間T0により積分され、差分Ex2−D2に
相当する時間t2の逆積分が行われる。
増加する過渡状態において未知入力電圧が入力して、変
換動作が始まると、規定時間T0により積分され、未知入
力電圧Ex1に相当する時間t1の逆積分が行われる。未知
入力電圧Exが既知電圧D2を越えると、既知電圧D2との差
分Ex2−D2が規定時間T0により積分され、差分Ex2−D2に
相当する時間t2の逆積分が行われる。
このようにして、定常状態の近傍においては未知入力
電圧Ex4と既知電圧D4との差分Ex4−D4が変換対象となる
から、この差分Ex4−D4が規定時間T0により積分され、
差分Ex4−D4に相当する時間T4の逆積分が行われる。そ
して、変換結果と既知電圧D4との和とを求めることによ
りアナログ−デイジタル変換動作が完了する。
電圧Ex4と既知電圧D4との差分Ex4−D4が変換対象となる
から、この差分Ex4−D4が規定時間T0により積分され、
差分Ex4−D4に相当する時間T4の逆積分が行われる。そ
して、変換結果と既知電圧D4との和とを求めることによ
りアナログ−デイジタル変換動作が完了する。
この結果、未知入力電圧Ex4のデジタルデータを得る
のに要する時間は、(T0+T1)+(T0+T2)+(T0+T
3)+(T0+T4)となる。
のに要する時間は、(T0+T1)+(T0+T2)+(T0+T
3)+(T0+T4)となる。
これに対して既知電圧で相殺を行うことなく、二重積
分によりアナログ−デイジタル変換を行うと、第3図
(b)に示したように規定時間T0での積分後に、各変換
時点での未知入力電圧Ex1′、Ex2′、及びEx4、つまり
未知入力電圧相当分を逆積分する時間T1′、T2′、T3′
を必要とし、未知入力電圧Ex4のデジタルデータを得る
までに時間(T0+T1′)+(T0+T2′)+(T0+T3′)
が必要となる。
分によりアナログ−デイジタル変換を行うと、第3図
(b)に示したように規定時間T0での積分後に、各変換
時点での未知入力電圧Ex1′、Ex2′、及びEx4、つまり
未知入力電圧相当分を逆積分する時間T1′、T2′、T3′
を必要とし、未知入力電圧Ex4のデジタルデータを得る
までに時間(T0+T1′)+(T0+T2′)+(T0+T3′)
が必要となる。
このように、本発明においては、同一の未知入力電圧
Ex4のデイジタルデータを得るまでの時間が従来技術に
比較して時間Δtだけ短縮できるため、定常状態での複
数のデータを得て、統計処理等により測定誤差を軽減す
る場合には、最終の測定結果を得るまでの時間を大幅に
短縮することができる。
Ex4のデイジタルデータを得るまでの時間が従来技術に
比較して時間Δtだけ短縮できるため、定常状態での複
数のデータを得て、統計処理等により測定誤差を軽減す
る場合には、最終の測定結果を得るまでの時間を大幅に
短縮することができる。
なお、この実施例においては荷重計測装置に適用した
場合に例を採って説明したが、過渡状態を経て定常状態
に到達し、定常状態、もしくは定常状態近傍の値に意味
がある温度や電圧の計測に適用しても同様の作用を奏す
ることは明らかである。
場合に例を採って説明したが、過渡状態を経て定常状態
に到達し、定常状態、もしくは定常状態近傍の値に意味
がある温度や電圧の計測に適用しても同様の作用を奏す
ることは明らかである。
(発明の効果) 以上、説明したように本発明においては、制御信号に
より複数の既知電圧を出力するディジタル−アナログ変
換手段と、漸次増加して定常状態に到達する未知入力電
圧とディジタル−アナログ変換手段からの既知電圧との
差分電圧を出力する引算手段と、差分電圧を所定時間積
分し、積分終了時点で基準電圧により差分電圧と逆方向
に積分してゼロクロス点に到達する時間をディジタル信
号とする二重積分型アナログ−ディジタル変換手段と、
未知入力電圧が所定の既知電圧を越える度にデイジタル
−アナログ変換手段に当該既知電圧に相当する制御信号
を与えてディジタル−アナログ変換手段から所定の既知
電圧を出力させるとともに、所定の既知電圧のそれぞれ
を二重積分型アナログ−デイジタル変換手段によりアナ
ログ−ディジタル変換したディジタル量と、制御信号と
の対応関係を予め格納した制御手段とを備え、制御手段
によりディジタル−アナログ変換手段に与えた制御信号
に対応するディジタル量と、この時点でのアナログ−デ
ィジタル変換手段から出力されたディジタル信号とを加
算して測定値として出力させるので、二重積分型アナロ
グ−ディジタル変換手段による被変換電圧の大きさを可
及的に小さくして逆積分に要する時間を大幅に短縮で
き、また未知入力電圧との差分を求める既知電圧に高い
精度を持たせることができ、二重積分型アナログ−ディ
ジタル変換手段の高い精度を維持して短時間でデイジタ
ルデータを得ることができる。
より複数の既知電圧を出力するディジタル−アナログ変
換手段と、漸次増加して定常状態に到達する未知入力電
圧とディジタル−アナログ変換手段からの既知電圧との
差分電圧を出力する引算手段と、差分電圧を所定時間積
分し、積分終了時点で基準電圧により差分電圧と逆方向
に積分してゼロクロス点に到達する時間をディジタル信
号とする二重積分型アナログ−ディジタル変換手段と、
未知入力電圧が所定の既知電圧を越える度にデイジタル
−アナログ変換手段に当該既知電圧に相当する制御信号
を与えてディジタル−アナログ変換手段から所定の既知
電圧を出力させるとともに、所定の既知電圧のそれぞれ
を二重積分型アナログ−デイジタル変換手段によりアナ
ログ−ディジタル変換したディジタル量と、制御信号と
の対応関係を予め格納した制御手段とを備え、制御手段
によりディジタル−アナログ変換手段に与えた制御信号
に対応するディジタル量と、この時点でのアナログ−デ
ィジタル変換手段から出力されたディジタル信号とを加
算して測定値として出力させるので、二重積分型アナロ
グ−ディジタル変換手段による被変換電圧の大きさを可
及的に小さくして逆積分に要する時間を大幅に短縮で
き、また未知入力電圧との差分を求める既知電圧に高い
精度を持たせることができ、二重積分型アナログ−ディ
ジタル変換手段の高い精度を維持して短時間でデイジタ
ルデータを得ることができる。
第1図は本発明の一実施例を示す装置の構成図であり、
第2図は同上装置の動作を示す線図である。 第3図(a)(b)は、それぞれ同上装置と、従来の二
重積分型アナログ−デイジタルとの変換動作を示す線図
である。 1……ロードセル
第2図は同上装置の動作を示す線図である。 第3図(a)(b)は、それぞれ同上装置と、従来の二
重積分型アナログ−デイジタルとの変換動作を示す線図
である。 1……ロードセル
Claims (1)
- 【請求項1】制御信号により複数の既知電圧を出力する
ディジタル−アナログ変換手段と、 漸次増加して定常状態に到達する未知入力電圧と前記デ
ィジタル−アナログ変換手段からの既知電圧との差分電
圧を出力する引算手段と、 前記差分電圧を所定時間積分し、積分終了時点で基準電
圧により前記差分電圧と逆方向に積分してゼロクロス点
に到達する時間をディジタル信号とする二重積分型アナ
ログ−ディジタル変換手段と、 前記未知入力電圧が所定の既知電圧を越える度に前記デ
イジタル−アナログ変換手段に当該既知電圧に相当する
制御信号を与えて前記ディジタル−アナログ変換手段か
ら所定の既知電圧を出力させるとともに、前記所定の既
知電圧のそれぞれを前記二重積分型アナログ−デイジタ
ル変換手段によりアナログ−ディジタル変換したディジ
タル量と、前記制御信号との対応関係を予め格納した制
御手段とを備え、前記制御手段により前記ディジタル−
アナログ変換手段に与えた制御信号に対応するディジタ
ル量と、この時点での前記アナログ−ディジタル変換手
段から出力されたディジタル信号とを加算して測定値と
して出力させることを特徴とする二重積分型アナログ−
ディジタル変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1330040A JP2819499B2 (ja) | 1989-12-19 | 1989-12-19 | 二重積分型アナログ−ディジタル変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1330040A JP2819499B2 (ja) | 1989-12-19 | 1989-12-19 | 二重積分型アナログ−ディジタル変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03190324A JPH03190324A (ja) | 1991-08-20 |
JP2819499B2 true JP2819499B2 (ja) | 1998-10-30 |
Family
ID=18228100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1330040A Expired - Fee Related JP2819499B2 (ja) | 1989-12-19 | 1989-12-19 | 二重積分型アナログ−ディジタル変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2819499B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4525566B2 (ja) * | 2005-11-17 | 2010-08-18 | 株式会社島津製作所 | 磁界測定器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5587739U (ja) * | 1979-12-06 | 1980-06-17 | ||
JPS58127429A (ja) * | 1982-01-25 | 1983-07-29 | Hitachi Ltd | A/d変換拡張方式 |
JPS61102821A (ja) * | 1984-10-25 | 1986-05-21 | Yokogawa Hokushin Electric Corp | デイジタルボルトメ−タ |
JPS62177130U (ja) * | 1986-04-28 | 1987-11-10 |
-
1989
- 1989-12-19 JP JP1330040A patent/JP2819499B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03190324A (ja) | 1991-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6343005B2 (ja) | ||
US4816745A (en) | Method and arrangement for measuring the resistance ratio in a resistance half-bridge | |
US3667041A (en) | Automatic zero circuitry for indicating devices | |
US5093660A (en) | Acquisition method and device allowing to precisely digitize analog signals | |
JPS5821921A (ja) | A−d変換器 | |
US4417631A (en) | Zero tracking circuit for electronic weighing scale | |
US4149605A (en) | Scale with digital display | |
JPH0656315B2 (ja) | 重量測定装置 | |
JP2819499B2 (ja) | 二重積分型アナログ−ディジタル変換装置 | |
US5614902A (en) | Ratiometric analog to digital converter with automatic offset | |
JP3765915B2 (ja) | 増幅器の温度零点補正装置 | |
JP2870764B2 (ja) | 自動校正機能付電流測定装置 | |
JPH0835891A (ja) | 力覚センサ | |
JP3085496B2 (ja) | サンプリング式測定装置 | |
JPS638409B2 (ja) | ||
JP3722525B2 (ja) | 二重積分型a/d変換器を含むロードセル式秤 | |
JP2536824B2 (ja) | 計量装置、及び校正方法 | |
JP3129005B2 (ja) | 信号変換器 | |
JP2639759B2 (ja) | 複数センサ重量計 | |
SU982191A1 (ru) | Интегрирующий аналого-цифровой преобразователь | |
JPS5821922A (ja) | A−d変換器 | |
JPS5847008B2 (ja) | 計重方式 | |
JPS634121B2 (ja) | ||
JPS61138133A (ja) | ロ−ドセルユニツト | |
JPS60120224A (ja) | 電圧信号演算装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |