JPH03190324A - 二重積分型アナログ―ディジタル変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、未知入力信号を一定時間積分し、次いで未知
入力信号とは逆方向に基準電圧信号を積分してゼロクロ
スに到達するまでの未知入力電圧の積分時間をディジタ
ルデータとする二重積分型アナログ−ディジタル変換装
置に関する。

（従来技術） 例えば、ロードセルを荷重検出手段に用いた重量測定装
百は、ロードセルから出力される荷重に比例した直流電
圧信号をアナログ−ディジタル変換回路によりディジタ
ル信号に変換し、これをマイクロコンピュータにより所
定の処理を行なって表示するように構成されでいる。

このような重量測定装置は、極めて高い精度を要求され
るため、変換分解能が高い二重積分型アナログ−ディジ
タル変換装置が多用されている。

この二重積分型アナログ−ディジタル変換装置は、スタ
ート信号が入力した時点で未知入力電圧を積分し、予め
定められている積分時間が終了した時点で、未知入力信
号とは逆極性の基準電圧信号を積分させ、同時に基準ク
ロックをカウントさせる。このようにして積分値がゼロ
クロス点に到達した時点でカウントを停止させ、このと
きのカウント値をディジタルデータとしで使用するもの
である。

（発明か解決しようとする問題点） この変換製画によれば、未知入力電圧のレベルに応して
積分時間を調整することにより量子化時の変換分解能を
任意に向上させることができる反面、積分時間をデータ
とする関係上、ディジタルデータを得るまでに時間が掛
かるという不都合がある。

本発明はこのような問題に鑑みてなされたものであって
、その目的とするところは、二重積分型アナログ−ディ
ジタル変換回路の高い分解能を生かしつつ、変換速度の
向上を図ることができる新規な二重積分型アナログ−デ
ィジタル変換装置を提供することにある。

（問題点を解決するための手段） このような問題を解消するために本発明においては、未
知入力電圧から既知電圧を差引いた差分電圧を発庄する
手段と、前記差分を所定時間積分し、積分終了時点で基
準電圧により前記差分と逆方向に積分してゼロクロス点
に到達する時間をディジタル信号とする二重積分型アナ
ログ−ディジタル変換回路と、前記既知電圧のディジタ
ルデータと二重積分型アナログ−ディジタル変換回路と
のデータの和を演算する手段を備えるようにした。

（作用） 未知入力電圧からディジタル−アナログ変換回路の出力
既知電圧を差引いて未知入力電圧を低レベルの電圧信号
に落とし、この低レベルの未知入力電圧を二重積分型ア
ナログ−ディジタル変換回路によりディジタルデータに
変換し、この変換データと、既知電圧を二重積分型アナ
ログ−ディジタル変換回路でディジタルデータに変換し
た場合に相当するディジタルデータとを加算して出力す
る。

これにより、未知入力電圧の大部分をディジタル−アナ
ログ変換回路の既知電圧出力でレベルダウンさせる一方
、小さなレベルのものを二重積分型アナログ−ディジタ
ル変換回路によりディジタルデータに変換することにな
るので、二重積分型アナログ−ディジタル変換回路にお
ける積分時間を短縮し、しかも二重積分型アナログ−デ
ィジタル変換回路による高い精度を得ることかできる。

（実施例） そこで、以下に本発明の詳細を図示した実施例に基づい
て説明する。

第１図は、本発明の一実施例を示すものであって、図中
符号１は、ロードセルを起歪体に固定した歪ゲージ２を
ブリッジ回路に接続したもので、荷重の大きさを電圧信
号としで出力するように構成されている。

図中符号３は増幅回路、４はローパスフィルタ、５はデ
ィジタル−アナログ変換回路で、復述の二重積分型アナ
ログ−ディジタル変換回路７からのディジタルデータに
基づいてマイクロコンピュータ８が出力するディジタル
信号を受けてディジタル−アナログ変換回路５にアナロ
グ量である既知の電圧信号を出力するように構成されて
いる。

符号６は引算回路で、ロードセル１からの未知入力電圧
信号と、ディジタル−アナログ変換回路５からの既知電
圧が入力しでいて、未知入力電圧信号から既知電圧信号
を差引いた端数電圧を出力するものである。

７は、二重積分型アナログ−ディジタル変換回路で、未
知入力信号を一定時間積分し、次いで未知入力信号とは
逆方向に基準電圧信号を積分してゼロクロスに到達する
までの未知入力電圧の積分時間をディジタルデータとし
て出力するもので、引算回路６から出力されたアナログ
信号をディジタルデータに変換するように構成されでい
る。

８は、マイクロコンピュータであって、二重積分型アナ
ログ−ディジタル変換回路７がら出力されたディジタル
データが入力し、この入力したディジタルデータに対応
するディジタルデータをディジタル−アナログ変換回路
５に出力して、二重積分型アナログ−ディジタル変換回
路７の入力レベルをシフトダウンさせるようにプログラ
ムされでいる。

すなわち、例えば、ロードセル１に被計量物を載荷する
と、ローパスフィルタ４の出力は、第２図に示したよう
に漸次増加し、二重積分型アナログ−ディジタル回路７
は、その増加する出力ｉ　−定周期でサンプリングする
。この場合において、マイクロコンピュータ８は、サン
プソング偵か、例えば電圧レベルＤＩを越えると、その
電圧レベルＤ、に相当するディジタルデータをディジタ
ル−アナログ変換回路５に出力して、引算回路６の出力
レベルを電圧Ｄ１に相当する分たけレベルダウン古せ、
次いでフィルタ５の出力が次の電圧レベルＤ２を越える
と、この電圧Ｄ２に相当するディジタルデータをディジ
タル−アナログ変換回路５に出力して引算回路６の出力
レベルを電圧（Ｄ２−ＤＩ）だけレベルダウンさせる。

このような動作を繰り返しで二重積分型アナログ−ディ
ジタル変換回路７に対する入力レベルを低レベルに抑え
ながらサンプリングを繰り返す。

そして、計量値として出力する時点、つまりフィルタ４
からの出力が一定値に到達した時点では、電圧Ｄ３のレ
ベルまでをディジタル−アナログ変換回路５の出力電圧
により相殺し、残りの電圧ΔＥｘたけを二重積分型アナ
ログ−ディジタル変換回路７のディジタルｊｌ（ただし
、ディジタルアナログ変換回路５に出力したディジタル
量とは一敗しない）と、八Ｅｘに相当するディジタル量
とを加算して計量値として出力する。これにより、二重
積分型アナログ−ディジタル変換回路７の毎回の基準電
圧積分時間が短縮されることになる。

マイクロコンピュータ８は、二重積分型アナログ−ディ
ジタル変換回路７の出力データに基づいてディジタル−
アナログ変換回路５に出力するディジタルｊｌヲ決定し
ているが、この両者の対応関係は次のような手順に基づ
いている。

すなわち、まずディジタル−アナログ変換回路５の最大
出力レベルが二重積分型アナログ−ディジタル変換回路
７の最大許容入力電圧を越えない程度の適宜の値、例え
ば％となるように設定しておく。次にロードセル］が無
負荷時のアナログ−ディジタル変換回路７の出力値をゼ
ロ点としで記憶させた復、ロードセル１に基準分銅を載
荷してアナログ−ディジタル変換回路７の出力値か設計
値となるように二重積分型アナログ−ディジタル変換回
路７の未知入力電圧積分時間を設定する。

このようにしてスパン調整が終了した段階で、定格荷重
をロードセル］に載荷するか、定格荷重相当の電圧を増
幅器３で加算、つまりロードセル］のブリッジ回路の出
力端を開放し、増幅器３の入力端子に定格荷重相当の電
圧を印加する。そして、初めにディジタル−アナログ変
換回路５の最下位ビットをＯＮにしで、そのときにの引
算回路６の出力レベルの降下量を二重積分型アナログ−
ディジタル変換回路７の出力変化から引算してこれを記
憶する。次に下位第２ビツト目をＯＮにして、そのとき
の引算回路６の出力レベルの降下量を二重積分型アナロ
クーディジタル変換回路７の出力変化から算出してこれ
を記憶する。このようにして最下位ビットから最上位ビ
ットまでを順次ＯＮにして、各ビットに対応する降下量
を順次算出しで記憶する。これによりディジタル−アナ
ログ変換回路５の２’−１（ただし、ｎはディジタル−
アナログ変換回路のビット数を表す）段階の各出力レベ
ルにおける二重積分型アナログ−ディジクル変換回路７
の出力ディジタル量が決定される。このようにした処理
が終了して計量値が上昇し始めると、マイクロコンピュ
ータ８は、二重積分型アナログ−ディジタル変換回路７
の出力レベルがディジタル−アナログ変換回路５の第１
段階の出力レベルを越えた時点で、ディジタル−アナロ
グ変換回路５の第１ビツトを○Ｎにして二重積分型アナ
ログ−ディジタル変換回路７の出力レベルをゼロ近辺に
落とし、さらに計量値が上昇して二重積分型アナログ−
ディジタル変換回路７の出力レベルかディジタル−アナ
ログ変換回路５の第２ビツト目を○Ｎにして再び二重積
分型アナログ−ディジタル変換回路７の出力レベルをゼ
ロ近辺にレベルダウンさせる。このような処理を繰り返
して出力レベルかディジタル−アナログ変換回路５の１
ビツト相当の可変範囲を越える毎に、その増加分を引算
回路５で相殺する。そして、計量値の算出は、ディジタ
ル−アナログ変換回路５に与えたディジタル量からそれ
に対応する二重積分型アナログ−ディジタル変換回路７
のディジタル量を算出し、これとその時点での二重積分
型アナログ−ディジタル変換回路７の出力値とを加算し
て計量値として出力する。

第３図は本発明の第２実施例を示すものであって、第１
図に示した装置にさらに逐次比較型アナログ−ディジタ
ル変換回路９をローパスフィルタ４の出力端子に接続す
るとともに、その出力端子をマイクロコンピュータ８に
接続して、ディジタル−アナログ変換回路５による出力
調整操作の遅れを少なくするようにしたものである。

第１図に示した装置においては、二重積分型アナログ−
ディジタル変換回路７による変換結果を待った後に、デ
ィジタル−アナログ変換回路５に対する出力値を決定し
ているが、この第２実施例によれば、二重積分型アナロ
グ−ディジタル変換回路７による変換データを待つこと
なく、変換速度が極めて速い逐次比較型アナログ−ディ
ジタル変換回路９により瞬時に現在の出力レベルを検出
して、ディジタル−アナログ変換回路５の出力を制御す
るものである。これによれば、フィルタ４の出力変化に
対してディジタル−アナログ変換回路５の出力を瞬時に
追従させで、二重積分型アナログ−ディジタル変換回路
７にての変換時間を一層短縮することができる。

なお、上述の実施例においては重量測定装置に例を採っ
て説明したが、温度、圧力、放射線等の物理量や電圧、
電流、抵抗等の電気量の測定に対しても適用できること
は明らかである。

（発明の効果） 以上、説明したように本発明においては、未知入力電圧
を量子化してディジタルデータに変換するアナログ−デ
ィジクル変換回路と、この変換回路からのディジタルデ
ータをアナログ信号に変換するディジタル−アナログ変
換回路と、未知入力電圧とアナログ信号との差分を出力
するアナログ演算手段と、差分をディジタル信号に変換
する二重積分型アナログ−ディジタル変換回路を備えた
ので、未知入力電圧のレベルをディジタル−アナログ変
換回路でレベル変換して端数レベルだけを切出し、未知
入力端子に比較して極めてレベルの低い信号を二重積分
型アナログ−ディジタル変換回路によりディジタルデー
タすることにより、二重積分型アナログ−ディジタル変
換回路での積分時間を短縮しつつ、二重積分型アナログ
−ディジタルが備えている高い分解精度でのディジクル
信号を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す装置の構成図、第２図
は同上装置の動作を示す説明図、及び第３図は本発明の
第２実施例を示す構成図である。 １・・・・ロードセル

Claims (2)

【特許請求の範囲】
1. （１）未知入力電圧から既知電圧を差引いた差分電圧を
   発生する手段と、前記差分電圧を所定時間積分し、積分
   終了時点で基準電圧により前記差分と逆方向に積分して
   ゼロクロス点に到達する時間をディジタル信号とする二
   重積分型アナログ−ディジタル変換回路と、前記既知電
   圧のディジタルデータと二重積分型アナログ−ディジタ
   ル変換回路とのデータの和を演算する手段からなるアナ
   ログ−ディジタル変換装置。
2. （２）未知入力電圧を量子化してディジタルデータに変
   換するアナログ−ディジタル変換回路と、前記変換回路
   からのディジタルデータをアナログ信号に変換するディ
   ジタル−アナログ変換回路と、前記未知入力電圧とアナ
   ログ信号との差分を出力するアナログ演算手段と、前記
   差分を所定時間積分し、積分終了時点で基準電圧により
   前記差分と逆方向に積分してゼロクロス点に到達する時
   間をディジタル信号とする二重積分型アナログ−ディジ
   タル変換回路と、前記ディジタル−アナログ変換回路で
   変換した電圧相当量と二重積分型アナログ−ディジタル
   変換回路で変換した電圧相当量のそれぞれのディジタル
   データの和を演算する手段からなるアナログ−ディジタ
   ル変換装置。