CN216352010U - 一种共模误差的补偿电路 - Google Patents

Abstract

本申请属于集成电路测试领域，具体提供一种共模误差的补偿电路。包括：依次连接的数模转换器、处理支路、采样支路、模数转换器和数字逻辑控制单元，数字逻辑控制单元还与数模转换器连接。基于本申请提供的技术方案，可以对测试过程中产生的共模误差进行补偿，从而提高电流精度。

Description

一种共模误差的补偿电路

技术领域

本实用新型涉及集成电路测试领域，特别是指一种共模误差的补偿电路。

背景技术

电压源或者电流源在自动测试领域中充当着重要的角色，例如：可以通过电压源或者电流源向待测器件供电。其中，电压源或者电流源最重要的指标就是电压或者电流的精度。但是，共模误差大大限制了电压源或者电流源精度，尤其是在恒流情况下的共模误差，更为难以校准。

现有技术一般通过变换硬件电路的器件或者连接方式来提高共模抑制比，但是这种电路往往成本较高，不具有推广性。另外，现有技术中还可以通过将测试电路调整成低端采样电路的方式来降低共模误差，但是这种情况容易产生较大的噪声，从而影响测量精度。

实用新型内容

鉴于现有技术的以上问题，本实用新型提供一种共模误差的补偿电路，可以对测试过程中产生的共模误差进行补偿，从而提高电流精度。

为达到上述目的，本实用新型第一方面提供共模误差的补偿电路，包括：依次连接的数字模拟转换器、处理支路、采样支路、模拟数字转换器和数字逻辑控制单元，所述数字逻辑控制单元还与所述数字模拟转换器连接；所述采样支路用于对采样电阻采样，获得所述采样电阻的模拟电压信号；所述模拟数字转换器用于将所述采样电阻的模拟电压信号转换为数字电压信号；所述数字逻辑控制单元用于对所述数字电压信号进行共模误差补偿，获得补偿后数字电压信号；所述数字模拟转换器用于将所述补偿后数字电压信号转换为补偿后的模拟电压信号；所述处理支路用于基于所述补偿后的模拟电压信号生成补偿后的模拟电流信号，并将所述补偿后的模拟电流信号作为所述补偿电路的输出信号；所述处理支路还用于对所述补偿后的模拟电压信号进行处理，生成预设大小的模拟电流信号，并将所述预设大小的模拟电流信号作为所述采样支路的输入以进行下一次共模误差补偿。

由上，可以在不利用高共模抑制比的器件下，对测试过程中产生的共模误差进行实时补偿，实现了较低成本下较高精度的补偿。

作为第一方面一种可能的实现方式，所述处理支路包括：依次连接的电压跟随器支路、积分支路和功率放大器支路。

由上，通过电压跟随器支路可以输入至电压跟随器支路的输入信号和输出信号隔离开，以提高输入阻抗的减小。积分支路用于累计记录微笑的偏差信号，当该偏差信号达到设定的值时，消除该误差。功率放大器则起将输出功率放大的作用。

作为第一方面一种可能的实现方式，所述电压跟随器支路包括：第一电阻和第一运算放大器；所述第一电阻的第一端为所述电压跟随器支路的输入端，所述第一电阻的第二端连接至所述第一运算放大器的正输入端，所述第一运算放大器的负输入端连接至所述第一运算放大器的输出端，所述第一运算放大器的正供电引脚连接至供电电源的正极端，所述第一运算放大器的负供电引脚连接至供电电源的负极端。

由上，提供了一种电压跟随器支路的具体电路连接图，从而更好的减小阻抗。

作为第一方面一种可能的实现方式，所述积分支路包括：第一电容和第二运算放大器；所述第二运算放大器的正输入端为所述积分支路的输入端，所述第二运算放大器的负输入端通过所述第一电容连接至所述第二运算放大器的输出端，所述第二运算放大器的正供电引脚连接至供电电源的正极端，所述第二运算放大器的负供电引脚连接至供电电源的负极端。

作为第一方面一种可能的实现方式，所述功率放大器支路包括：第二电阻、第三电阻和第三运算放大器；所述第二电阻的第一端为所述功率放大器支路的输入端，所述第二电阻的第二端连接所述第三运算放大器的负输入端，所述第三运算放大器的负输入端还通过所述第三电阻连接至所述第三运算放大器的输出端，所述第三运算放大器的输出端为所述共模误差的补偿电路的输出端，所述第三运算放大器的正输入端连接至地，所述第三运算放大器的正供电引脚连接至供电电源的正极端，所述第三运算放大器的负供电引脚连接至供电电源的负极端。

作为第一方面一种可能的实现方式，所述采样支路包括：采样电阻和采样模块；所述采样电阻的第一端为所述采样支路的输入端；所述采样电阻的第一端和所述采样电阻的第二端之间还连接有所述采样模块。

作为第一方面一种可能的实现方式，所述采样模块包括：第四电阻、第五电阻和第四运算放大器；所述第四电阻的第一端连接至所述采样电阻的第二端，所述第四电阻的第二端连接至所述第四运算放大器的负输入端；所述第五电阻的第一端连接至所述采样电阻的第一端，所述第五电阻的第二端连接至所述第四运算放大器的正输入端；所述第四运算放大器的输出端为所述采样模块的输出端，所述第四运算放大器的正供电引脚连接至供电电源的正极端，所述第四运算放大器的负供电引脚连接至供电电源的负极端。

作为第一方面一种可能的实现方式，所述数字逻辑控制单元包括：现场可编程门矩阵FPGA。

本实用新型的这些和其它方面在以下(多个)实施例的描述中会更加简明易懂。

附图说明

图1为本实用新型实施例提供的一种共模误差的补偿电路的连接关系图；

图2为本实用新型实施例提供的采样模块的电路连接图

图3为本实用新型实施例提供的处理支路的连接框图；

图4为本实用新型实施例提供的处理支路的电路连接图.

具体实施方式

说明书和权利要求书中的词语“第一、第二、第三等”或模块A、模块B、模块C等类似用语，仅用于区别类似的对象，不代表针对对象的特定排序，可以理解地，在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本实用新型实施例能够以除了在这里图示或描述的以外的顺序实施。

在以下的描述中，所涉及的表示步骤的标号，如S110、S120……等，并不表示一定会按此步骤执行，在允许的情况下可以互换前后步骤的顺序，或同时执行。

说明书和权利要求书中使用的术语“包括”不应解释为限制于其后列出的内容；它不排除其它的元件或步骤。因此，其应当诠释为指定所提到的特征、整体、步骤或部件的存在，但并不排除存在或添加一个或更多其它特征、整体、步骤或部件及其组群。因此，表述“包括装置A和B的设备”不应局限为仅由部件A和B组成的设备。

本说明书中提到的“一个实施例”或“实施例”意味着与该实施例结合描述的特定特征、结构或特性包括在本实用新型的至少一个实施例中。因此，在本说明书各处出现的用语“在一个实施例中”或“在实施例中”并不一定都指同一实施例，但可以指同一实施例。此外，在一个或多个实施例中，能够以任何适当的方式组合各特定特征、结构或特性，如从本公开对本领域的普通技术人员显而易见的那样。

除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。如有不一致，以本说明书中所说明的含义或者根据本说明书中记载的内容得出的含义为准。另外，本文中所使用的术语只是为了描述本实用新型实施例的目的，不是旨在限制本实用新型。

下面参见各图，对本申请实施例提供的一种共模误差的补偿电路进行详细说明。应理解，共模误差是由于共模效应产生的误差，其中，共模效应是同时作用在放大器两个输入端的信号，当放大器设计不平衡时，共模信号叠加在有效信号之上，从而产生误差，造成共模误差。

如图1所示，为本申请实施例提供的共模误差的补偿电路的连接关系图。在本实施例中，该共模误差的补偿电路包括数字模拟转换器110、处理支路120、采样支路130、模拟数字转换器140和数字逻辑控制单元150。其中，数字模拟转换器110、处理支路120、采样支路130、模拟数字转换器140和数字逻辑控制单元150依次连接，该数字逻辑控制单元150的输出端还与数字模拟转换器110的输入端连接，使数字模拟转换器110、处理支路120、采样支路130、模拟数字转换器140和数字逻辑控制单元150形成环路连接的形式。

在本实施例中，采样支路130用于对采样电阻采样，以获得采样电阻的模拟电压信号。具体为：基于接收到的预设大小的模拟电流信号(即处理支路120发送的预设大小的模拟电流信号，该预设大小的模拟电流信号在下文对处理支路120的详细介绍中进行描述)获得采样电阻的模拟电压信号。该采样支路130还包括采样电阻131和采样模块132。其中，将采样电阻131的第一端作为采样支路130的输入端与处理支路120的输出端连接，在该采样电阻131的第一端和第二端之间还连接有采样模块132。其中，如图2所示的，采样模块132包括第四电阻R4、第五电阻R5和第四运算放大器U4。该第四电阻R4的第一端连接至采样电阻131的第二端，第四电阻R4的第二端连接至第四运算放大器U4的负输入端。该第五电阻R5的第一端连接至采样电阻131的第一端，该第五电阻R5的第二端连接至第四运算放大器U4的正输入端。另外，将第四运算放大器U4的输出端作为采样支路130的输出端，用于与模拟数字转换器140的输入端连接。该第四运算放大器U4正供电引脚连接至供电电源的正极端，该第四运算放大器U4的负供电引脚连接至供电电源的负极端。

在本实施例中，模拟数字转换器140又称A/D转换器，简称ADC，它是把模拟量转变成数字量的器件。在本实施例中，该模拟数字转换器140用于将接收到的采样电阻的模拟电压信号(即采样支路130所发送的模拟电压信号)转换为采样电阻的数字电压信号。

在本实施例中，数字逻辑控制单元150用于对接收到的数字电压信号进行共模误差补偿，获得补偿后的数字电压信号。该补偿也即校准，可以采用本领域常用的最小二乘法对数字信号进行校准的方法来实现校准。作为一种实现方式，该数字逻辑控制单元150可以为现场可编程门矩阵FPGA。

数字模拟转换器110又称D/A转换器，简称DAC，它是把数字量转变成模拟量的器件。在本实施例中，该数字模拟转换器110用于将接收到的补偿后的数字电压信号转换为补偿后的模拟电压信号。

处理支路120用于对接收到的模拟电压信号进行处理(即数字模拟转换器110发送至处理支路120的模拟电压信号)，生成模拟电流信号，并将该模拟电流信号输出。该处理过程即为简单的电压与电流之间的转换。另外，该处理支路120还用于对接收到的模拟电压信号进行处理，生成预设大小的模拟电流信号，并将该预设大小的模拟电流信号作为采样支路130的输入以进行下一次共模误差的补偿。如图3所示，在本实施例中，处理支路120包括电压跟随器支路121、积分支路122和功率放大器支路123。如图3所示，该电压跟随器支路121、该积分支路122和该功率放大器支路123为依次连接的联系。

其中，图4为该处理支路120的具体连接电路图。电压跟随器支路121包括第一电阻R1和第一运算放大器U1。该第一电阻R1的第一端为电压跟随器支路121的输入端，同时也为处理支路120的输入端，与数字模拟转换器110的输出端连接。该第一电阻R1的第二端连接至第一运算放大器U1的正输入端。第一运算放大器U1的负输入端连接至第一运算放大器U1的输出端。该第一运算放大器U1的输出端即为电压跟随器支路121的输出端，用于与积分支路122的输入端连接。

参见图4，积分支路122包括第一电容C1和第二运算放大器U2。该第二运算放大器U2的正输入端为积分支路122的输入端，用于与电压跟随器支路121的输出端连接，第二运算放大器U2的负输入端通过第一电容C1连接至第二运算放大器U2的输出端，即第二运算放大器U2的负输入端与第一电容C1的一端连接，第一电容C2的另外一端与第二运算放大器U2的输出端连接。在本实施例中，第二运算放大器U2的输出端即为积分支路122的输出端，用于与功率放大器支路123的输入端连接。

参见图4，功率放大器支路123包括第二电阻R2、第三电阻R3和第三运算放大器U3。该第二电阻R2的第一端为功率放大器支路123的输入端，用于与积分支路122的输出端连接。第二电阻R2的第二端连接第三运算放大器U3的负输入端，该第三运算放大器U3的负输入端还与第三电阻R3的第一端连接，该第三电阻R3的第二端连接至第三运算放大器U3的输出端，第三运算放大器U3的输出端为所述共模误差的补偿电路的输出端。另外，第三运算放大器U3的正输入端连接至地，并将第三运算放大器U3的输出端作为处理支路120的输出端，用于与采样支路130的输入端连接。

在本实施例中，第一运算放大器U1、第二运算放大器U2以及第三运算放大器U3各自的正供电引脚分别连接至供电电源的正极端，各自的负供电引脚分别连接至供电电源的负极端。

下面介绍本申请提供的一种共模误差的补偿电路的工作原理。

采样支路通过对采样电阻两端的电压进行实时采样获得采样电阻两端的模拟电压信号，并将该采样电阻两端的模拟电压信号输出给模拟数字转换器ADC。ADC将接收到的采样电阻两端的模拟电压信号输转化为数字电压信号并将该数字电压信号输出给数字逻辑控制单元，数字逻辑控制单元对接收到的数字电压信号进行共模误差的补偿，将补偿后的数字电压信号输出至数字模拟转换器DAC，数字模拟转换器DAC将接收到的数字电压信号转换为模拟电压信号，处理支路接收到DAC传送的模拟电压信号之后，对该信号进行处理，获得模拟电流信号并将该模拟电流信号输出至外界，然后通过处理电路对该模拟电流信号进行处理，获得预设大小的模拟电流信号，并将该预设大小的模拟电流信号输出至采样支路进行下一周期的补偿，重复上述步骤，最终将补充后的信号通过处理支路的输出端对外输出。

基于本申请实施例提供的技术方案，可以在不利用高共模抑制比的器件下，对测试过程中产生的共模误差进行实时补偿，实现了较低成本下较高精度的补偿。

注意，上述仅为本实用新型的较佳实施例及所运用的技术原理。本领域技术人员会理解，本实用新型不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型的构思的情况下，还可以包括更多其他等效实施例，均属于本实用新型的保护范畴。

Claims (8)

1.一种共模误差的补偿电路，其特征在于，包括：

依次连接的数字模拟转换器、处理支路、采样支路、模拟数字转换器和数字逻辑控制单元，所述数字逻辑控制单元还与所述数字模拟转换器连接；

所述采样支路用于对采样电阻采样，获得所述采样电阻的模拟电压信号；所述模拟数字转换器用于将所述采样电阻的模拟电压信号转换为数字电压信号；

所述数字逻辑控制单元用于对所述数字电压信号进行共模误差补偿，获得补偿后数字电压信号；

所述数字模拟转换器用于将所述补偿后数字电压信号转换为补偿后的模拟电压信号；

所述处理支路用于基于所述补偿后的模拟电压信号生成补偿后的模拟电流信号，并将所述补偿后的模拟电流信号作为所述补偿电路的输出信号；所述处理支路还用于对所述补偿后的模拟电压信号进行处理，生成预设大小的模拟电流信号，并将所述预设大小的模拟电流信号作为所述采样支路的输入以进行下一次共模误差补偿。

2.根据权利要求1所述的电路，其特征在于，所述处理支路包括：依次连接的电压跟随器支路、积分支路和功率放大器支路。

3.根据权利要求2所述的电路，其特征在于，所述电压跟随器支路包括：

第一电阻和第一运算放大器；

所述第一电阻的第一端为所述电压跟随器支路的输入端，所述第一电阻的第二端连接至所述第一运算放大器的正输入端，所述第一运算放大器的负输入端连接至所述第一运算放大器的输出端，所述第一运算放大器的正供电引脚连接至供电电源的正极端，所述第一运算放大器的负供电引脚连接至供电电源的负极端。

4.根据权利要求2所述的电路，其特征在于，所述积分支路包括：

第一电容和第二运算放大器；

所述第二运算放大器的正输入端为所述积分支路的输入端，所述第二运算放大器的负输入端通过所述第一电容连接至所述第二运算放大器的输出端，所述第二运算放大器的正供电引脚连接至供电电源的正极端，所述第二运算放大器的负供电引脚连接至供电电源的负极端。

5.根据权利要求2所述的电路，其特征在于，所述功率放大器支路包括：

第二电阻、第三电阻和第三运算放大器；

所述第二电阻的第一端为所述功率放大器支路的输入端，所述第二电阻的第二端连接所述第三运算放大器的负输入端，所述第三运算放大器的负输入端还通过所述第三电阻连接至所述第三运算放大器的输出端，所述第三运算放大器的输出端为所述共模误差的补偿电路的输出端，所述第三运算放大器的正输入端连接至地，所述第三运算放大器的正供电引脚连接至供电电源的正极端，所述第三运算放大器的负供电引脚连接至供电电源的负极端。

6.根据权利要求1所述的电路，其特征在于，所述采样支路包括：

采样电阻和采样模块；

所述采样电阻的第一端为所述采样支路的输入端；

所述采样电阻的第一端和所述采样电阻的第二端之间还连接有所述采样模块。

7.根据权利要求6所述的电路，其特征在于，所述采样模块包括：

第四电阻、第五电阻和第四运算放大器；

所述第四电阻的第一端连接至所述采样电阻的第二端，所述第四电阻的第二端连接至所述第四运算放大器的负输入端；所述第五电阻的第一端连接至所述采样电阻的第一端，所述第五电阻的第二端连接至所述第四运算放大器的正输入端；所述第四运算放大器的输出端为所述采样模块的输出端，所述第四运算放大器的正供电引脚连接至供电电源的正极端，所述第四运算放大器的负供电引脚连接至供电电源的负极端。

8.根据权利要求1所述的电路，其特征在于，所述数字逻辑控制单元包括：现场可编程门矩阵FPGA。

Images