JPH01135201A - 積層基板 - Google Patents
積層基板Info
- Publication number
- JPH01135201A JPH01135201A JP62294334A JP29433487A JPH01135201A JP H01135201 A JPH01135201 A JP H01135201A JP 62294334 A JP62294334 A JP 62294334A JP 29433487 A JP29433487 A JP 29433487A JP H01135201 A JPH01135201 A JP H01135201A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- substrate
- patterns
- msl
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 239000006096 absorbing agent Substances 0.000 claims abstract description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract description 4
- 239000011889 copper foil Substances 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、積層基板に係り、とくにマイクロストリップ
ラインの地導体とケースグランド（ＧＮＤ）との間に電
源ラインパターン、コントロールラインパターン等が形
成された積層基板に関する。
ラインの地導体とケースグランド（ＧＮＤ）との間に電
源ラインパターン、コントロールラインパターン等が形
成された積層基板に関する。
この種の積層基板としては、従来より複数のガラスエポ
キシ基板の貼り合わせや、セラミ・ツクの同時焼成法に
より複数のストリップラインパターン、コントロールラ
インパターン、電源ラインパターンを形成したものが、
比較的多く考案されている。
キシ基板の貼り合わせや、セラミ・ツクの同時焼成法に
より複数のストリップラインパターン、コントロールラ
インパターン、電源ラインパターンを形成したものが、
比較的多く考案されている。
第３図に従来例を示す。この第３図の従来例は、３Ｎに
積層された第１の基板１３Ａ、第２の基板１３Ｂ及び第
３の基板１３Ｃとから構成されている。この内、第１の
基板１３Ａ上には、中央付近に銅等の導体からなる２本
のマイクロストリップラインパターン６Ａ、６Ｂが略平
行に形成されている。このマイクロストリップラインパ
ターン６Ａ、６Ｂのそれぞれの外側（第３図における左
側若しくは右側）にはチョーク回路７Ａ、７Ｂが形成さ
れている。このチョーク回路７Ａ、７Ｂは一端をパター
ン（実際にはエツチング等で形成されている）３Ａ、３
Ｂに各々接続されご他端をマイクロストリップラインパ
ターン６Ａ、６Ｂにそれぞれ接続されており、高周波成
分を取り除く機能を有している。パターン３Ａ、３Ｂ部
分にはスルーホール８Ａ、８Ｂが第１．第２の基板１３
Ａ。
積層された第１の基板１３Ａ、第２の基板１３Ｂ及び第
３の基板１３Ｃとから構成されている。この内、第１の
基板１３Ａ上には、中央付近に銅等の導体からなる２本
のマイクロストリップラインパターン６Ａ、６Ｂが略平
行に形成されている。このマイクロストリップラインパ
ターン６Ａ、６Ｂのそれぞれの外側（第３図における左
側若しくは右側）にはチョーク回路７Ａ、７Ｂが形成さ
れている。このチョーク回路７Ａ、７Ｂは一端をパター
ン（実際にはエツチング等で形成されている）３Ａ、３
Ｂに各々接続されご他端をマイクロストリップラインパ
ターン６Ａ、６Ｂにそれぞれ接続されており、高周波成
分を取り除く機能を有している。パターン３Ａ、３Ｂ部
分にはスルーホール８Ａ、８Ｂが第１．第２の基板１３
Ａ。
１３Ｂを貫通する状態で穿設され、これらのスルーホー
ル８Ａ、８Ｂの内部はスルーホールめっき処理等が施さ
れている。第３の基板１３Ｃ上には、電源ラインパター
ン若しくはコントロールラインパターン等のパターン３
Ｃが形成され（第４図参照）、パターン３Ａ、３Ｂはス
ルーホール８Ａ。
ル８Ａ、８Ｂの内部はスルーホールめっき処理等が施さ
れている。第３の基板１３Ｃ上には、電源ラインパター
ン若しくはコントロールラインパターン等のパターン３
Ｃが形成され（第４図参照）、パターン３Ａ、３Ｂはス
ルーホール８Ａ。
８Ｂを介して、このパターン３Ｃに接続されている。
そして、第３の基板１３Ｃ上に形成された電源ライン若
しくはコントロールライン等のパターン３Ｃにはマイク
ロストリップライン６Ａ、６Ｂを介して電源若しくはコ
ントロール用の直流信号が供給されるようになっている
。
しくはコントロールライン等のパターン３Ｃにはマイク
ロストリップライン６Ａ、６Ｂを介して電源若しくはコ
ントロール用の直流信号が供給されるようになっている
。
第１の基板１３Ａ上には、第３図に示すように更に電源
ライン若しくはコントロールライン等のパターン３Ｄが
形成されている。このパターンも同様にしてスルーホー
ル８Ｃを介して第３の基板１３Ｃ上のパターン３Ｃに接
続されている。
ライン若しくはコントロールライン等のパターン３Ｄが
形成されている。このパターンも同様にしてスルーホー
ル８Ｃを介して第３の基板１３Ｃ上のパターン３Ｃに接
続されている。
しかしながら、上記従来例においては、例えば一方のマ
イクロストリップラインパターン６Ａに高周波（１００
０（ＭＨ２））が流れている場合に、当該マイクロスト
リップラインパターン６Ａに５■若しくはＩＯＶの直流
電源からの電流を同時に流しパターン３Ｃに供給する時
等において、チョーク回路７Ａの作用により高周波の成
分は殆ど取り除かれるが、完全には取り除くことはでき
ず、スルーホール８Ａを介して第３の基板１３Ｃ上のパ
ターン３Ｃに漏れこんだ高周波がスルーホール８Ｂを介
して他方のマイクロストリップラインパターン６Ｂに伝
送される。このため他方のマイクロストリップラインパ
ターンがこの高周波のため影響を受け、２本のマイクロ
ストリップラインパターン６Ａ、６Ｂの高周波的なアイ
ソレーションをとることが困難なものとなっていた。
イクロストリップラインパターン６Ａに高周波（１００
０（ＭＨ２））が流れている場合に、当該マイクロスト
リップラインパターン６Ａに５■若しくはＩＯＶの直流
電源からの電流を同時に流しパターン３Ｃに供給する時
等において、チョーク回路７Ａの作用により高周波の成
分は殆ど取り除かれるが、完全には取り除くことはでき
ず、スルーホール８Ａを介して第３の基板１３Ｃ上のパ
ターン３Ｃに漏れこんだ高周波がスルーホール８Ｂを介
して他方のマイクロストリップラインパターン６Ｂに伝
送される。このため他方のマイクロストリップラインパ
ターンがこの高周波のため影響を受け、２本のマイクロ
ストリップラインパターン６Ａ、６Ｂの高周波的なアイ
ソレーションをとることが困難なものとなっていた。
本発明は、かかる従来例の有する不都合を改善し、２本
のマイクロストリップラインパターンのアイソレーショ
ンをとることを可能とする積層基板を提供することを、
その目的とする。
のマイクロストリップラインパターンのアイソレーショ
ンをとることを可能とする積層基板を提供することを、
その目的とする。
本発明では、一方の面に略平行に形成された２本のマイ
クロストリップラインパターンを有し。
クロストリップラインパターンを有し。
他方の面に地導体を備えた誘電体板を設け、地導体と所
定間隔を隔てて平行にケースグランドを設けている。こ
のケースグランドと地導体との間にこれら両者に平行に
電源ライン、コントロールライン等のパターンが形成さ
れたフィルム状の基板を配設している。また、誘電体板
を貫通するとともにマイクロストリップラインパターン
を介して直流信号をフィルム状の基板上のパターンに供
給するスルーホールが少なくとも二つ設けられている。
定間隔を隔てて平行にケースグランドを設けている。こ
のケースグランドと地導体との間にこれら両者に平行に
電源ライン、コントロールライン等のパターンが形成さ
れたフィルム状の基板を配設している。また、誘電体板
を貫通するとともにマイクロストリップラインパターン
を介して直流信号をフィルム状の基板上のパターンに供
給するスルーホールが少なくとも二つ設けられている。
更に、フィルム状の基板の両面に電波吸収体を装備する
という構成を採用し、これによって前述した目的を達成
しようとするものである。
という構成を採用し、これによって前述した目的を達成
しようとするものである。
〔発明の実施例〕 ゛
以下、本発明の一実施例を第１図ないし第２図に基づい
て説明する。
て説明する。
ここで、前述した従来例と同−若しくは同等の構成部材
については、同一の符号を用いることとする。
については、同一の符号を用いることとする。
この第１図の実施例は、下面に銅はく等の地導体を有す
る誘電体板９と銅製のケース２とを備えている。
る誘電体板９と銅製のケース２とを備えている。
この内、ケース２の内部には、ゴム材等の第１゜第２の
電波吸収体１０Ａ、ＩＯＢがフィルム状の基板４を介し
て積層されている（第２図参照）。
電波吸収体１０Ａ、ＩＯＢがフィルム状の基板４を介し
て積層されている（第２図参照）。
誘電体板９の上面には、従来例と同様、マイクロストリ
ップラインパターン６Ａ、６Ｂ及びパターン３Ａ、３Ｂ
、チョーク回路７Ａ、７Ｂ及びパターン３Ｄが形成され
、パターン３Ａ、３Ｂ、３Ｄは第２図に示すようにスル
ーホール８Ａ、８Ｂ。
ップラインパターン６Ａ、６Ｂ及びパターン３Ａ、３Ｂ
、チョーク回路７Ａ、７Ｂ及びパターン３Ｄが形成され
、パターン３Ａ、３Ｂ、３Ｄは第２図に示すようにスル
ーホール８Ａ、８Ｂ。
８Ｃを介してフィルム状の基板４上に形成された電源ラ
インまたはコントロールライン等のパターン３Ｃに接続
されている。
インまたはコントロールライン等のパターン３Ｃに接続
されている。
本実施例においては、ケース２の底面であるケースグラ
ンド２人を介して地導体１は接地されている。
ンド２人を介して地導体１は接地されている。
ここで、一方のマイクロストリップラインパターン６Ａ
に高周波（１０００（ＭＨｚ） ）が流れている場合を
考える。
に高周波（１０００（ＭＨｚ） ）が流れている場合を
考える。
この場合に、当該マイクロストリップラインパターン６
Ａに、フィルム状の基板４上のパターン３Ｃに電源を供
給するため５■若しくはＩＯＶの直流電源からの電流を
同時に流した時、従来例と同様パターン３Ｃには高周波
が幾分漏れ込むが、本実施例においては電波吸収体１０
Ａ、ＩＯＢの作用によりこの漏れ込んだ高周波が吸収さ
れる。
Ａに、フィルム状の基板４上のパターン３Ｃに電源を供
給するため５■若しくはＩＯＶの直流電源からの電流を
同時に流した時、従来例と同様パターン３Ｃには高周波
が幾分漏れ込むが、本実施例においては電波吸収体１０
Ａ、ＩＯＢの作用によりこの漏れ込んだ高周波が吸収さ
れる。
このため、従来例と異なり、他方のマイクロストリップ
ラインパターン６Ｂが高周波の影響を受けることが殆ど
なく、２本のマイクロストリップラインパターン６Ａ、
６Ｂのアイソレーションをとることができるという利点
がある。
ラインパターン６Ｂが高周波の影響を受けることが殆ど
なく、２本のマイクロストリップラインパターン６Ａ、
６Ｂのアイソレーションをとることができるという利点
がある。
以上説明したように、本発明によると、マイクロストリ
ップラインの地導体とケースグランドとの間に配設され
電源ライン等のパターンが形成されたフィルム状の基板
の両面に電波吸収体を設けたことから、スルーホールを
介してフィルム状の基板上のパターンに漏れ込んだ高周
波を電波吸収体により吸収することが出来る。このため
、２本のマイクロストリップラインパターンの高周波的
アイソレーションをとることが出来るという従来にない
優れた積層基板を提供することが出来る。
ップラインの地導体とケースグランドとの間に配設され
電源ライン等のパターンが形成されたフィルム状の基板
の両面に電波吸収体を設けたことから、スルーホールを
介してフィルム状の基板上のパターンに漏れ込んだ高周
波を電波吸収体により吸収することが出来る。このため
、２本のマイクロストリップラインパターンの高周波的
アイソレーションをとることが出来るという従来にない
優れた積層基板を提供することが出来る。
第１図は本発明の一実施例を示す一部省略した斜視図、
第２図は第１図の■−■線に沿って見た断面図、第３図
は従来例を示す一部省略した斜視図、第４図は第３図の
スルーホールを含んだ縦断面図である。 １・・・・・・地導体、２Ａ・・・・・・ケースグラン
ド、３ｃ・・・・・・電源ライン、コントロールライン
等のパターン、４・・・・・・フィルム状の基板、６Ａ
、６Ｂ・旧・・マイクロストリップラインパターン、８
Ａ、８Ｂ。 ８Ｃ・・・・・・スルーホール、９・・・・・・誘電体
板、１０Ａ。 １０Ｂ・・・・・・電波吸収体。 特許出願人 日 本 電 気 株式会社Ｅ 第１図 Ｂ 第２図
第２図は第１図の■−■線に沿って見た断面図、第３図
は従来例を示す一部省略した斜視図、第４図は第３図の
スルーホールを含んだ縦断面図である。 １・・・・・・地導体、２Ａ・・・・・・ケースグラン
ド、３ｃ・・・・・・電源ライン、コントロールライン
等のパターン、４・・・・・・フィルム状の基板、６Ａ
、６Ｂ・旧・・マイクロストリップラインパターン、８
Ａ、８Ｂ。 ８Ｃ・・・・・・スルーホール、９・・・・・・誘電体
板、１０Ａ。 １０Ｂ・・・・・・電波吸収体。 特許出願人 日 本 電 気 株式会社Ｅ 第１図 Ｂ 第２図
Claims (1)
- （１）．一方の面に略平行に形成された２本のマイクロ
ストリップラインパターンを有し，他方の面に地導体を
備えた誘電体板を設け、 前記地導体と所定間隔を隔てて平行にケースグランドを
設け、このケースグランドと前記地導体との間にこれら
両者に平行に電源ライン，コントロールライン等のパタ
ーンが形成されたフィルム状の基板を配設し、 前記誘電体板を貫通するとともに前記マイクロストリッ
プラインパターンを介して直流信号を前記フィルム状の
基板上のパターンに供給するスルーホールを少なくとも
二つ設け、前記フィルム状の基板の両面に電波吸収体を
装備したことを特徴とする積層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62294334A JPH01135201A (ja) | 1987-11-20 | 1987-11-20 | 積層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62294334A JPH01135201A (ja) | 1987-11-20 | 1987-11-20 | 積層基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01135201A true JPH01135201A (ja) | 1989-05-26 |
Family
ID=17806358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62294334A Pending JPH01135201A (ja) | 1987-11-20 | 1987-11-20 | 積層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01135201A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0316708U (ja) * | 1989-06-29 | 1991-02-19 | ||
| JPH0685509A (ja) * | 1992-01-27 | 1994-03-25 | Sony Tektronix Corp | 共面伝送構体 |
-
1987
- 1987-11-20 JP JP62294334A patent/JPH01135201A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0316708U (ja) * | 1989-06-29 | 1991-02-19 | ||
| JPH0685509A (ja) * | 1992-01-27 | 1994-03-25 | Sony Tektronix Corp | 共面伝送構体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5315072A (en) | Printed wiring board having blind holes | |
| US6232849B1 (en) | RF waveguide signal transition apparatus | |
| JPH07221512A (ja) | 高周波接続線路 | |
| US3351953A (en) | Interconnection means and method of fabrication thereof | |
| TW201607384A (zh) | 配線基板 | |
| US3351702A (en) | Interconnection means and method of fabrication thereof | |
| JPH04793A (ja) | プリント配線板における電磁波シールド層とアース回路の接続方法 | |
| KR20040044437A (ko) | 고주파 신호를 전송하기에 적합한 전자 장치 캐리어 | |
| JPH01135201A (ja) | 積層基板 | |
| JP2006211620A (ja) | フィルタ及びデュプレクサ | |
| JPH0682891B2 (ja) | 混成集積回路 | |
| JPH0720943Y2 (ja) | 多層プリント配線板 | |
| KR100852003B1 (ko) | 인쇄회로기판에서의 비아홀을 이용한 접지 구조 및 상기접지 구조를 적용한 회로 소자 | |
| JP2004200477A (ja) | 電子回路基板および電子回路装置 | |
| JPH088573A (ja) | シールドケース構造 | |
| JPS6424636A (en) | Microwave converter | |
| CN107069164A (zh) | 基片集成槽线波导组合传输线 | |
| JPS6135001A (ja) | マイクロ波用アルミナ回路板 | |
| JPH05167265A (ja) | 高速信号用プリント配線板 | |
| JPH05243782A (ja) | 多層プリント基板 | |
| JPH01201985A (ja) | 印刷配線板 | |
| JPH09199375A (ja) | マルチ端子貫通コンデンサ | |
| JPH11298148A (ja) | Ｉｖｈ基板及びその製造方法 | |
| JPH11330711A (ja) | 多層基板 | |
| JPH04261098A (ja) | 多層プリント基板およびその製造方法 |