JPH01135021A - 縮小投影露光装置 - Google Patents

縮小投影露光装置

Info

Publication number
JPH01135021A
JPH01135021A JP62292128A JP29212887A JPH01135021A JP H01135021 A JPH01135021 A JP H01135021A JP 62292128 A JP62292128 A JP 62292128A JP 29212887 A JP29212887 A JP 29212887A JP H01135021 A JPH01135021 A JP H01135021A
Authority
JP
Japan
Prior art keywords
data
wafer
detected
correct
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62292128A
Other languages
English (en)
Inventor
Mitsuhiro Numata
沼田 光浩
Hisamasa Tsuyuki
露木 寿正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Instruments Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Instruments Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Instruments Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Instruments Engineering Co Ltd
Priority to JP62292128A priority Critical patent/JPH01135021A/ja
Publication of JPH01135021A publication Critical patent/JPH01135021A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、縮小投影露光装置に係り、特に、多数のウェ
ハ内重ね合わせパターンを検出し、その検出データの中
から、X軸、及びY軸の正しい検出データのみを独立に
自動抽出する機能を有する縮小投影露光装置に関する。
〔従来の技術〕
従来は、片軸方向のチップを検出した結果から、理想格
子座標を作成し、理想格子座標からのずれ量がしきい値
以外の場合は検出エラーとしていた。
〔発明が解決しようとする問題点〕
従来技術では、ウェハ内の前層パターンに重ね合わせを
行うのに、ウェハ内の多数の重ね合わせパターンを検出
し、X軸、及び、Y軸独立に、ウェハ回転/中心位置誤
差量/伸縮量を計算し、ウェハ内容チップの理想格子を
計算で求めるようになっていた。所が、検出データが正
しいか否かを判断するという点について配慮がされてお
らず。
重ね合せ精度が悪くなるという問題があった。
本発明の目的は、多数の重ね合わせパターンを検出し、
その検出データの中から、X軸、及び、Y軸の正しい検
出データのみを独立に自動抽出し重ね合わせ精度の高い
縮小投影露光装置を提供することにある。
〔問題点を解決するための手段〕
上記目的は、ウェハ内多数の位置検出パターンを検出し
、得られた検出データが正しいが否かを分布処理を施し
正しく検出されたデータのみを抽出することにより高精
度な重ね合わせが達成される。
〔作用〕
従来の技術では、ウェハ内多数の位置検出パターンを検
出し、検出データが正しいか否かを判定せず、補正量を
計算し重ね合わせ露光する為、重ね合わせ精度が悪くな
る場合がある。このような検出データに対し、検出デー
タの加工、分布処理等を追加することにより正しい検出
データのみを抽出し、補正量を計算できる為重ね合わせ
精度が向上する。
〔実施例〕
本発明は、ウェハ上のチップに付随したパターンを縮小
レンズを介して直接検出して位置合わせするスルーザレ
ンズ方式(TTL方式)のアライメント光学系になって
いる縮小投影露光装置において、多数の検出データの中
からX軸、及び、Y軸の正しい検出データのみを独立に
自動抽出するアルゴリズムである。本発明の実施に用い
た全体構成図を第1図に示す。
ウェハをX、Y2軸方向にステップアンドリピート送り
するX−Yステージ(1)、回路パターンが描画されて
いるレティクル(2)、レティクルを縮小する縮小レン
ズ(3)、回路パターンを転写するウェハ(4)、レテ
ィクル(2)とウェハ(4)内チップの相対位置検出を
行うパターン検出系(5)と検出データを処理するデー
タ処理装置(6)から構成されている。ウェハ(4)1
のパターンを縮小レンズ(3)を通し、パターン検出系
(5)に導き、レティクル(2)とウェハ(4)内チッ
プの相対位置を検出し、データ処理装置(6)により処
理をする。データ処理後レティクル(2)とウェハ(4
)内のチップとの、■対合わせを行う。従来の多数のチ
ップを険出し、相対合わせを行う方法では、検出データ
が正しいが否かを判断せずレティクル(2)とウェハ(
4)内のチップとの相対合わせを行っていた。そのため
、重ね合わせ精度の低下を招いていた。そこで。
本発明は、多数のチップを検出し、検出データが正しい
か否かを分布処理等の統計処理を用いることにより判断
し、正しい検出データのみをX軸、及び、Y軸独立に抽
出する。さらに、抽出された検出データのみで、相対合
わせを行うため、ウェハ自答チップの重ね合わせ精度が
向上する。
以下本発明の一実施例をX軸のデータ抽出について、第
2図のフローチャートと第3図〜第6図を用い詳細に説
明する。
まず、ウェハ内2〜3手ツブ(7)を検出(第3図)し
、検出データから、ウェハ回転θと理想格子座標からの
位置ずれ量ΔXを求める。次にウェハ内の9チツプを検
出(第4図(a))L、その各チップの理想格子からの
ずれ量20〜28から、  0 (j−3)+Δχ±A
の帯域内に入るデータを抽出する。第4図(b)の場合
であると22のデータのみが除外されることになる(第
2図フローチャート13)。
次に第4図(b)で抽出されたデータを式(1)により
すべて同一の行に変換する(第5図(a))。
ΔX ijc =ΔXij  (j −3)x O−(
1)さらに同一の行に変換されたデータΔX1jcに関
して、各列の平均値を求めろ(第2図フローチャート1
4)。
次に、各列で求めた平均値のデータで最小2乗法を用い
回帰直線(式(2))を求めると第5図(b)のように
なる。
ΔX1s= X i−i + Xt t       
−(2)(MX:Xデータ数、xi:各列の平均値デー
タ)さらに、求められた回帰直線に対し、第5図(b)
のような帯域50〜54をもうけ、第2図のフローチャ
ート14によって加工されたデータがどの帯域に入るか
を求め、その頻度を調べる。
次に1各類度の高い帯域のデータを抽出する(第2図フ
ローチャート17)。第5図(b)の場合であると52
の帯域(Xε・i + X 1ε±B)のデータが抽出
されることになり、加工データ37゜38は除外される
さらに、第2図のフローチャー1へ17により抽出され
たデータに対しフローチャート14.15の処理をする
と第6図の(a)、(b)のようになる。
フローチャート15により求められた回帰直線に対し、
第6図の(b)のような帯域(回帰直線±C)に入る加
工データを9チツプの中から抽出する(第2図フローチ
ャート18)。ここで、抽出されたチップの検出データ
を用い統計処理を用いて露光座標を求め相対合わせを行
うことにより、重ね合オ)せ精度が向」−する。
本説明に用いた帯域の定数A、B、Cは、可変(各工程
により選択可)で、設定の仕方によっては、より正しい
検出データの抽出が可能となる。
〔発明の効果〕
本発明によれば、たとえ多数のチップ検出において誤検
出が存在しても、最終的に正しい検出データのみをX軸
、及び、Y 1lilll独立に自動抽出することがで
きるので、1)自動検出動作の信頼性の向−ヒ、2)半
導体素子の歩留りを向1−させる効果がある。
又、自動的に検出データの良否を決定するため(1)生
産性(スループツ1へ)の向上(2)人手による判断の
不要等に効果がある為、生産設備装置として有効な手段
である。
【図面の簡単な説明】
第1図は本発明の全体溝成図、第2図は本発明の詳細フ
ロー図、第3図はウェハ内3チップ検出を示す図、第4
図はウェハ内9チップ検出を示す図、第5図は分布処理
を示す図、第6図は最終データ抽出を示す図である。 ■・・・X−Yステージ、2・・・レティクル、3・・
・縮小レンズ、4・・・ウェハ、5・・・パターン検出
系、6・・・データ処理装置、10〜19・・・本発明
の詳細フロー、20〜28・・・9チツプの理想格子か
らのずれ道、33〜35.37〜40・・・加工データ
、50第1図 第2図 第3図 跡4 r71 第5図

Claims (1)

    【特許請求の範囲】
  1. 1、縮小レンズとX−Yステージ(測長付)とパターン
    位置検出系と露光光源と演算処理装置より成る縮小投影
    露光装置において、ウェハ内に転写された前層の多数の
    位置検出パターンを検出し前層に重ね合わせ露光する際
    、X軸及びY軸独立に多数検出したデータより、正しく
    検出されたデータのみを自動的に抽出するデータ処理を
    有することを特徴とする縮小投影露光装置。
JP62292128A 1987-11-20 1987-11-20 縮小投影露光装置 Pending JPH01135021A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62292128A JPH01135021A (ja) 1987-11-20 1987-11-20 縮小投影露光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62292128A JPH01135021A (ja) 1987-11-20 1987-11-20 縮小投影露光装置

Publications (1)

Publication Number Publication Date
JPH01135021A true JPH01135021A (ja) 1989-05-26

Family

ID=17777903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62292128A Pending JPH01135021A (ja) 1987-11-20 1987-11-20 縮小投影露光装置

Country Status (1)

Country Link
JP (1) JPH01135021A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160242203A1 (en) * 2013-11-22 2016-08-18 Lg Electronics Inc. Method for receiving bundle of pdcch, and mtc device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160242203A1 (en) * 2013-11-22 2016-08-18 Lg Electronics Inc. Method for receiving bundle of pdcch, and mtc device

Similar Documents

Publication Publication Date Title
US6271919B1 (en) Semiconductor device and alignment apparatus and alignment method for same
US6128070A (en) Monitor method and apparatus for overlay alignment of a stepper
TWI443476B (zh) 動態晶圓對位方法及曝光掃瞄系統
KR20170121255A (ko) 기판 사전 정렬 방법
KR102026163B1 (ko) 반도체 패키지의 배선 보정방법
KR100439472B1 (ko) 공정 에러 측정 방법 및 장치와 이를 이용한 오버레이측정 방법 및 장치
JPH01135021A (ja) 縮小投影露光装置
KR100904732B1 (ko) 오정렬 가늠 마크를 이용한 정렬도 측정 방법
TW530338B (en) Semiconductor wafer with process control modules
JP2003017386A (ja) 位置合わせ方法、露光方法、露光装置及びデバイスの製造方法
CN104716062A (zh) 晶圆重复性光刻缺陷检查分析方法、系统及晶圆生产方法
JPH03201454A (ja) 半導体装置の位置合わせ方法
CN105446090A (zh) 对准测量方法
CN105759563B (zh) 光罩以及光罩或晶圆沾污的检测方法
JPH0254495B2 (ja)
JPS63310116A (ja) 半導体チツプパタンの基準位置合せ方法
JPH05217845A (ja) アライメント測定用パターン
TW202419985A (zh) 基於相關關係的套刻鍵標定心系統及其方法
CN118039527A (zh) 基于相关关系的套刻键标定心系统及其方法
KR960001466Y1 (ko) 노광 장치의 칩 확대율 보정 패턴
JPH0370121A (ja) アライメントマーク
JPH0560643B2 (ja)
JPS63307736A (ja) イオンビ−ム加工方法
KR100289999B1 (ko) 반도체 웨이퍼의 패턴 크기 및 오버레이를 연속적으로 측정하는장치
JPH04255210A (ja) 位置合わせ方法