JPH01134964A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01134964A JPH01134964A JP62293361A JP29336187A JPH01134964A JP H01134964 A JPH01134964 A JP H01134964A JP 62293361 A JP62293361 A JP 62293361A JP 29336187 A JP29336187 A JP 29336187A JP H01134964 A JPH01134964 A JP H01134964A
- Authority
- JP
- Japan
- Prior art keywords
- type
- inverter
- base
- injector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に横方向バイポーラ・ト
ランジスタを含むIIL型の半導体装置に関する。
ランジスタを含むIIL型の半導体装置に関する。
従来、IIL型の半導体装置の構造は、プレーナ型構造
の横方向に’NP型トランジスタからなるインジェクタ
ーと、縦方向NPN型トランジスタからなるインバータ
から構成されている。
の横方向に’NP型トランジスタからなるインジェクタ
ーと、縦方向NPN型トランジスタからなるインバータ
から構成されている。
第5図は従来の半導体装置の一例の断面図である。
この例は、P型半導体基板11上に高濃度N型の埋込層
12を形成した後、エピタキシャル成長によるN型の不
純物層16を形成し、P型の不純物領域からなるインジ
ェクタのエミッタ14a。
12を形成した後、エピタキシャル成長によるN型の不
純物層16を形成し、P型の不純物領域からなるインジ
ェクタのエミッタ14a。
インバータのベースとなるP型の不純物領域15を形成
し、P型の不純物領域150表面にN型高濃度不純物領
域からなるインバータのコレクタ16bを形成し、更に
工ずツタ引出し用のN型高磯度の不純物領域12aを形
成し、更に又、所定の位置に、インジェクタのエミッタ
電極18a、インバータのエミッタ電極18b、ベース
電極20a及びコレクタ電極20bを形成した構造とな
っている。
し、P型の不純物領域150表面にN型高濃度不純物領
域からなるインバータのコレクタ16bを形成し、更に
工ずツタ引出し用のN型高磯度の不純物領域12aを形
成し、更に又、所定の位置に、インジェクタのエミッタ
電極18a、インバータのエミッタ電極18b、ベース
電極20a及びコレクタ電極20bを形成した構造とな
っている。
上述した従来のIIL型の半導体装置は、プレ−す技術
によって縦型のインバータと横型のインジェクタとを組
合せて構成しているので、インバータを構成する縦型の
トランジスタは一般のトランジスタとは逆にコレクタ面
積が工き、夕面積よυ小さく電流利得が低なると共にイ
ンジェクタを構成する横型のトランジスタもエミッタの
注入効率が悪く同様に利得が低くなシ、しかもプレーナ
技術を用いている為に必要以上の接合面積の増大によシ
容量が大きくなってしまいよシー層の昼速化及び低消費
電力化の実現が難しいという欠点がある。
によって縦型のインバータと横型のインジェクタとを組
合せて構成しているので、インバータを構成する縦型の
トランジスタは一般のトランジスタとは逆にコレクタ面
積が工き、夕面積よυ小さく電流利得が低なると共にイ
ンジェクタを構成する横型のトランジスタもエミッタの
注入効率が悪く同様に利得が低くなシ、しかもプレーナ
技術を用いている為に必要以上の接合面積の増大によシ
容量が大きくなってしまいよシー層の昼速化及び低消費
電力化の実現が難しいという欠点がある。
本発明の半導体装置は、−4電型の不純物層上に層間絶
縁膜を介して堆積した半導体層に形成したインジェクタ
及びインバータを含み、前記インジェクタのベース及び
前記インバータのエミッタが前記不純物層を通じて接続
されて成る。
縁膜を介して堆積した半導体層に形成したインジェクタ
及びインバータを含み、前記インジェクタのベース及び
前記インバータのエミッタが前記不純物層を通じて接続
されて成る。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の第1の実施例の断面図である。
この実施例は、P型の半導体基板1上にN型高濃度の不
純物層2を形成し、その上に所定の部分に接続用窓を開
孔した絶縁用の酸化膜3を形成し。
純物層2を形成し、その上に所定の部分に接続用窓を開
孔した絶縁用の酸化膜3を形成し。
バークのベース5bと接続したP型のコレクタ6aから
なるインジェクタとを形成し、更にL■定の部分に接続
用のgを関孔した酸化膜7の上にエミッタ電極8a及び
8b、ベース電極9b運びにコレクタ電極10a及び1
0bを形成した構成となっている。
なるインジェクタとを形成し、更にL■定の部分に接続
用のgを関孔した酸化膜7の上にエミッタ電極8a及び
8b、ベース電極9b運びにコレクタ電極10a及び1
0bを形成した構成となっている。
第2図は本発明の第2の実施例の平面図である。
この実ThflJは、P型の半導体基板1上のN型の不
純物層2の上に絶縁用の酸化膜を介して、P型のベース
s b /を共通にしたN型のエミッタ4b′及びコレ
クタ6b′からなる複数のインバータとインバータのベ
ース5b′に運らなるP型のコレクタ6a′、インバー
タのエミッタ4b′と不純物層を通じて接続したN型の
ベース5 a /及びP型の工i、夕4 a/からなる
インジェクタとから構成されている。
純物層2の上に絶縁用の酸化膜を介して、P型のベース
s b /を共通にしたN型のエミッタ4b′及びコレ
クタ6b′からなる複数のインバータとインバータのベ
ース5b′に運らなるP型のコレクタ6a′、インバー
タのエミッタ4b′と不純物層を通じて接続したN型の
ベース5 a /及びP型の工i、夕4 a/からなる
インジェクタとから構成されている。
第3図は本発明の第3の実施例の平面図である。
この実施例は、P型の半導体基板1上のN型の不純物層
2の上に絶縁用の酸化膜を介して、不純物層2に接続し
たN型のエミッタ4b“及びP型のベース5b“並びに
N型のコレクタ6b“とからなる複数のインバータとイ
ンバータのベース5b“及びエミッタ4b“とそれぞれ
平面的に接続したP型のコレクタ6a“及びNfiのベ
ース5a“並びにP型工ξ、夕4a“からなるインジェ
クタとから構成されている。
2の上に絶縁用の酸化膜を介して、不純物層2に接続し
たN型のエミッタ4b“及びP型のベース5b“並びに
N型のコレクタ6b“とからなる複数のインバータとイ
ンバータのベース5b“及びエミッタ4b“とそれぞれ
平面的に接続したP型のコレクタ6a“及びNfiのベ
ース5a“並びにP型工ξ、夕4a“からなるインジェ
クタとから構成されている。
第4図(a)〜(f)は本発明の半導体装置の製造方法
の一実施例を説明するための断面図である。
の一実施例を説明するための断面図である。
この実施例では、先ず、第4図ta)に示すように。
P型の半導体基板1の表面上にN型高濃度の不純物層2
を、リン又は砒素をイオン注入あるいは熱拡散すること
によシ層抵抗が20〜30Ω/口程度になるように形成
し、さらに、不純物層2の上に接続用窓を関孔した絶縁
用酸化膜3を形成する。
を、リン又は砒素をイオン注入あるいは熱拡散すること
によシ層抵抗が20〜30Ω/口程度になるように形成
し、さらに、不純物層2の上に接続用窓を関孔した絶縁
用酸化膜3を形成する。
次に、第4図(b)に示すように、酸化膜3の窓の部分
に1選択的にエピタキシャル成長法を用いてN型の単結
晶領域5′を埋込む形に形成し、その後、不純物を含ま
ない多結晶シリコン層5“を1500〜300A程度の
膜厚に形成する。
に1選択的にエピタキシャル成長法を用いてN型の単結
晶領域5′を埋込む形に形成し、その後、不純物を含ま
ない多結晶シリコン層5“を1500〜300A程度の
膜厚に形成する。
次に、第4図(C)に示すように、レーザ光線を用いた
アニール法を用いて、単結晶領域5′を種として、多結
晶シリコン層5“を単結晶層5に変化させる。
アニール法を用いて、単結晶領域5′を種として、多結
晶シリコン層5“を単結晶層5に変化させる。
次に、第4図(d)に示すように、単結晶層5を選択的
に除去して所定のパターンにする。
に除去して所定のパターンにする。
次に、!4図telに示すように、所定の部分にそれぞ
れN型不純物(リン又は砒素)及びP型不純物(ボロン
)をイオン注入した後熱処理を行って不純物の活性化を
行なうことによυ、P型不純物領域からなるインバータ
のベース5b、インジェクタのエミッタ4a及びコレク
タ6a並びにN型の不純物領域からなるインバータの工
ばツタ4b。
れN型不純物(リン又は砒素)及びP型不純物(ボロン
)をイオン注入した後熱処理を行って不純物の活性化を
行なうことによυ、P型不純物領域からなるインバータ
のベース5b、インジェクタのエミッタ4a及びコレク
タ6a並びにN型の不純物領域からなるインバータの工
ばツタ4b。
コレクタ6b及びインジェクタのベース5 a ’を形
成する。
成する。
ここで、工ずツタ4a及び41112びにコレクタ6a
及び6bの不純物濃度は1019〜1020atom/
crn”程度、ベース5a及び5bFi5X10’7〜
IX 10” atom / cm” @であシ、又
< −ス5 a 及び5bの幅Fi0.5〜2μm程度
である。
及び6bの不純物濃度は1019〜1020atom/
crn”程度、ベース5a及び5bFi5X10’7〜
IX 10” atom / cm” @であシ、又
< −ス5 a 及び5bの幅Fi0.5〜2μm程度
である。
次工程第4図げ)に示すように1表面保護用の絶縁膜(
酸化膜又は窒化膜)を形成した後、電極形成用の窓を開
孔する。
酸化膜又は窒化膜)を形成した後、電極形成用の窓を開
孔する。
最後に、Al膜からなる電極を形成すれば、第1図に示
す本発明の第1の実施例ができる。
す本発明の第1の実施例ができる。
以上は、PNP型のインジェクタとNPN型のインバー
タとからなるIILで説明したが、NPN型のインジェ
クタとPNP型のインバータとからなるIILでも同様
である。
タとからなるIILで説明したが、NPN型のインジェ
クタとPNP型のインバータとからなるIILでも同様
である。
以上説明したように本発明は、半導体基板表面の不純物
層の上に絶縁膜を介して形成した半導体層に横形のトラ
ンジスタからなるインバータとインジェクタとを形成し
、少くともインバータの工ば、夕とインジェクタのベー
スとを不純物層を通じて接続することによシ、′亀流利
得がより高くしかも接合容量の小さい高速・低消費電力
のIIL型半導体装置が実現できるという効果がある。
層の上に絶縁膜を介して形成した半導体層に横形のトラ
ンジスタからなるインバータとインジェクタとを形成し
、少くともインバータの工ば、夕とインジェクタのベー
スとを不純物層を通じて接続することによシ、′亀流利
得がより高くしかも接合容量の小さい高速・低消費電力
のIIL型半導体装置が実現できるという効果がある。
及び第3図はそれぞれ本発明の絹2及び第3の実施例の
平面図、第4図(aJ〜(旬は本発明の半導体装置の製
造方法の一実施例を説明するための断面図。
平面図、第4図(aJ〜(旬は本発明の半導体装置の製
造方法の一実施例を説明するための断面図。
第5図は従来の半導体装置の一例の断面図である。
1・・・・・・半導体基板、2・・自・・不純物層、3
・・・・・・酸化膜、4a、4a’、4a“、4b、4
b’ 、4b” −・・・・工ばツタ、5・・・・・・
単結晶層、5′・−・・・・単結晶領域、5“・・・・
・・多結晶シリコン層、5a 、 5a’ 、 5a”
。
・・・・・・酸化膜、4a、4a’、4a“、4b、4
b’ 、4b” −・・・・工ばツタ、5・・・・・・
単結晶層、5′・−・・・・単結晶領域、5“・・・・
・・多結晶シリコン層、5a 、 5a’ 、 5a”
。
5b、5b’ 、5b“−−−−−・ベース、 6 a
、 6 a’ + 68“。
、 6 a’ + 68“。
5b、5b’ 、6b//・・・・・・コレクタ、7・
・・・・・酸化膜。
・・・・・酸化膜。
8a、8b、9b、10a、10b−・・11L極。
11・・・・・・半導体基板、12・・・・・・埋込層
、12a・・・・・・不純物領域、14a・・・・・・
エミッタ、15.16・・・・・・不純物層、16b・
・・・・・コレクタ、18a、18b 、20a
、20b・・・・・・電極。
、12a・・・・・・不純物領域、14a・・・・・・
エミッタ、15.16・・・・・・不純物層、16b・
・・・・・コレクタ、18a、18b 、20a
、20b・・・・・・電極。
代理人 弁理士 内 原 借
手 1 凹
第 2 図
図
Claims (1)
- 一導電型の不純物層上に層間、絶縁膜を介して堆積し
た半導体層に形成したインジェクタ及びインバータを含
み、前記インジェクタのベース及び前記インバータのエ
ミッタが前記不純物層を通じて接続されていることを特
徴とするIIL型の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62293361A JPH01134964A (ja) | 1987-11-19 | 1987-11-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62293361A JPH01134964A (ja) | 1987-11-19 | 1987-11-19 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01134964A true JPH01134964A (ja) | 1989-05-26 |
Family
ID=17793794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62293361A Pending JPH01134964A (ja) | 1987-11-19 | 1987-11-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01134964A (ja) |
-
1987
- 1987-11-19 JP JP62293361A patent/JPH01134964A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3125112B2 (ja) | 高電流密度を有するバイポーラパワー素子とファストダイオードの集積構造ならびに関連する製造プロセス | |
US4132573A (en) | Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion | |
JPH01134964A (ja) | 半導体装置 | |
JPS6095969A (ja) | 半導体集積回路の製造方法 | |
JPS6342169A (ja) | npnバイポ−ラ・トランジスタとその製法 | |
JPS63312674A (ja) | 薄膜半導体装置 | |
JPS61284961A (ja) | 半導体装置 | |
JPH0621077A (ja) | 半導体装置およびその製造方法 | |
JPS6241426B2 (ja) | ||
JP2652951B2 (ja) | バイポーラ記憶装置 | |
JPS6123659B2 (ja) | ||
JPH03222431A (ja) | 半導体装置の製造方法 | |
JPH01187868A (ja) | 半導体装置 | |
JPH01296660A (ja) | 半導体記憶装置 | |
JPS61263149A (ja) | 半導体装置の製造方法 | |
JPS59145520A (ja) | 半導体装置の製造方法 | |
JPS6318672A (ja) | バイポ−ラトランジスタ | |
JPH0476209B2 (ja) | ||
JPH09275154A (ja) | 半導体装置及びその製造方法 | |
JPH01310536A (ja) | 半導体装置の製造方法 | |
JPS61284960A (ja) | 半導体装置 | |
JPH01111372A (ja) | 半導体装置の製造方法 | |
JPS59147458A (ja) | 外部ベ−スをもつバイポ−ラ型半導体装置の製造方法 | |
JPS5854509B2 (ja) | 半導体装置の製造方法 | |
JPH0637097A (ja) | 半導体装置およびその製造方法 |