JPS59145520A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59145520A JPS59145520A JP2005083A JP2005083A JPS59145520A JP S59145520 A JPS59145520 A JP S59145520A JP 2005083 A JP2005083 A JP 2005083A JP 2005083 A JP2005083 A JP 2005083A JP S59145520 A JPS59145520 A JP S59145520A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion
- type
- wafer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 22
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 11
- 239000000377 silicon dioxide Substances 0.000 abstract description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052796 boron Inorganic materials 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 238000009826 distribution Methods 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 241000257465 Echinoidea Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、グレナー形ＰＮ接合の形成方法、とくに、高
耐圧化を図るだめの熱処理方法に関する。
耐圧化を図るだめの熱処理方法に関する。
従来例の構成とその問題点
プレチー形のトランジスタ、サイリスクあるいはダイオ
ードにおいては、従来、その高耐圧化のため（Ｃ１種々
の方策が試みられてき）辷。その１つに、不純物拡散を
深くして、ＰＮ接合而面曲率半径を大きくする方法が挙
けられる。しかし、この方法は、設計上も、製造コスト
上もあ丑り現実的ではない。次の方策としては、不純物
蒸着量を選定して、波数後の不純物表面濃度が所定値に
なるように、蒸着、拡散の各工程を制御する方法が挙け
られる。この方法は、最も一般的に用いられる方法であ
り、たとえば、プレナー形ＮＰＮＩ−ランジスタで、コ
レクタ・ベース間耐圧（■ＣＢＯ）として４００Ｖ以上
を得るために、不純物拡散深さくＸ・）が約１５μｍ
、ベース領域表面（拡散開口部）における不純物濃度（
Ｃ８）が約ｌＸ１０ｃｍとなるように形成されるもので
ある。勿論、拡散深さくＸ、）や表面不純物濃度（Ｃ８
）は上記の６値に固定されるものではないが、工程的に
は、第１段階て不純物の蒸着、第２段階でこの不純物を
拡散導入するものであり、不純物濃度分布が１表面から
垂直方向にはガウス形で、同横方向が誤差関数形である
として、通常、これをガウス形分布で近似してＸ ］
、Ｃ８の６値を設定する。第１図は従来例の典型的構造
を示す断面図であり、１はシリコン単結晶などの半導体
基板、２は二酸化ノリコンなどの絶縁膜、３は不純物拡
散領域で前記基板１とは反対導電形である。かかる従来
のガウス形分布の形状を有するプレチー形ＰＮ接合では
、表面不純物濃度を低く、かつ、拡散深さを十分大きく
すると、図中のＸ印で示す領域ＶｒＣ！荷反転層４が形
成され、表面リーク電流が増大するので、真の耐圧向上
Ｖこならず、したがって、従来方法では一層レベルをこ
える冒耐圧特性がなかなか実現できなかった。
ードにおいては、従来、その高耐圧化のため（Ｃ１種々
の方策が試みられてき）辷。その１つに、不純物拡散を
深くして、ＰＮ接合而面曲率半径を大きくする方法が挙
けられる。しかし、この方法は、設計上も、製造コスト
上もあ丑り現実的ではない。次の方策としては、不純物
蒸着量を選定して、波数後の不純物表面濃度が所定値に
なるように、蒸着、拡散の各工程を制御する方法が挙け
られる。この方法は、最も一般的に用いられる方法であ
り、たとえば、プレナー形ＮＰＮＩ−ランジスタで、コ
レクタ・ベース間耐圧（■ＣＢＯ）として４００Ｖ以上
を得るために、不純物拡散深さくＸ・）が約１５μｍ
、ベース領域表面（拡散開口部）における不純物濃度（
Ｃ８）が約ｌＸ１０ｃｍとなるように形成されるもので
ある。勿論、拡散深さくＸ、）や表面不純物濃度（Ｃ８
）は上記の６値に固定されるものではないが、工程的に
は、第１段階て不純物の蒸着、第２段階でこの不純物を
拡散導入するものであり、不純物濃度分布が１表面から
垂直方向にはガウス形で、同横方向が誤差関数形である
として、通常、これをガウス形分布で近似してＸ ］
、Ｃ８の６値を設定する。第１図は従来例の典型的構造
を示す断面図であり、１はシリコン単結晶などの半導体
基板、２は二酸化ノリコンなどの絶縁膜、３は不純物拡
散領域で前記基板１とは反対導電形である。かかる従来
のガウス形分布の形状を有するプレチー形ＰＮ接合では
、表面不純物濃度を低く、かつ、拡散深さを十分大きく
すると、図中のＸ印で示す領域ＶｒＣ！荷反転層４が形
成され、表面リーク電流が増大するので、真の耐圧向上
Ｖこならず、したがって、従来方法では一層レベルをこ
える冒耐圧特性がなかなか実現できなかった。
発明の目的
本発明は、プレチー形ＰＮ接合の高耐圧化に重要な不純
物ｍ１度分布を拡散俯さに制限されることなく効果的に
制御して、上述の間頂点の解消をはかる有効な半導体装
置の製造方法を提供するものである。
物ｍ１度分布を拡散俯さに制限されることなく効果的に
制御して、上述の間頂点の解消をはかる有効な半導体装
置の製造方法を提供するものである。
発明の構成
本発明は、要約すると、半導体基板表面の絶縁膜に選択
的に開口を形成し、この開口に露出した前記半導体基板
に反対導電形不純物を蒸着する工程、前記半導体基板を
、湿潤雰囲気中で、高温。
的に開口を形成し、この開口に露出した前記半導体基板
に反対導電形不純物を蒸着する工程、前記半導体基板を
、湿潤雰囲気中で、高温。
長時間の熱酸化処理を行なう工程、ついで、長い熱拡散
を行なって前記開口部基板表面の不純物濃度か０．６〜
１．０Ｘ１０１７ ｃｍ−５で、内部バルク中に最大不
純物ａ度域が形成される工程をそなえた半導体装置の製
造方法であり、これにより、従来水準をこえる一層の冒
耐圧ＰＮ接合が実現される。
を行なって前記開口部基板表面の不純物濃度か０．６〜
１．０Ｘ１０１７ ｃｍ−５で、内部バルク中に最大不
純物ａ度域が形成される工程をそなえた半導体装置の製
造方法であり、これにより、従来水準をこえる一層の冒
耐圧ＰＮ接合が実現される。
実施例の説明
以下に、本発明全第２図〜第５図の工程順陣り面図で示
す実施例Ｖこより詳しくのへる。第１図のように、方位
（１１１）で、比抵抗約７００−ＣｍのＮ−形シリコン
ウニ・・１０両面から高濃度Ｎ＋形不純物層６を拡散形
成したものを用い、このウェハの片面からＮ１慰散Ｎを
完全に除去して鏡面を作り出イ し、これ
により、Ｎ１の厚さが約８０μｍのＮ−−Ｎ＋形ウェハ
を得、そのＮ一層に能動接合部を形成する。まず、第２
図のようにウェハ１を高温炉中で熱酸化して、Ｎ一層表
面に二酸化シリコン膜２を形成する。ついで、通常の写
真食刻法によシ、前記二酸化シリコン膜２に開口を設け
る。そして、第１の高温炉中で、このウェハの両側に置
いたボロンナイトライド（ＢＮ）から、同ウェハの二酸
化シリコン膜開口部にボロン層６を蒸着する。すなわち
、このとき、前記二酸化シリコン膜２は基板他面へのボ
ロン蒸着のマスクとなる。次に、第４図のように、第２
の高温炉を用いて、例えば、１２００℃、１２時間の条
件下で、前記ウェハを熱処理し、前記二酸化シリコン膜
開口を通じて、第１の拡散領域、すなわち、ＮＰＮ）シ
ンジスタのベース領域３を形成する。このとき、拡散の
熱処理工程を二分し、第１段階で、１０００℃±５０℃
、４０分以上の湿潤雰囲気中の処理を行ない、第２段階
で、１２００℃±５０℃の条件を保持したま甘、１０時
間以上の拡散処理を行なう。この熱処理条件によれば、
露出したシリコン基板表面は強く酸化されるとともに、
ボロン拡散時のマスクとした二酸化ンリコン膜の開口周
辺、つまり、横方向拡散領域では、その表面部のボロン
を直上の二酸化ンリコン膜の中へ吸い出させることがで
き、結束として、ベース領域３の表面部のボロン濃度は
、０．５〜１．０×１０ ｃｍ 程度になり、拡散領
域中のボロン濃度は表面よシ、バルク内に最大濃度域が
できる。
す実施例Ｖこより詳しくのへる。第１図のように、方位
（１１１）で、比抵抗約７００−ＣｍのＮ−形シリコン
ウニ・・１０両面から高濃度Ｎ＋形不純物層６を拡散形
成したものを用い、このウェハの片面からＮ１慰散Ｎを
完全に除去して鏡面を作り出イ し、これ
により、Ｎ１の厚さが約８０μｍのＮ−−Ｎ＋形ウェハ
を得、そのＮ一層に能動接合部を形成する。まず、第２
図のようにウェハ１を高温炉中で熱酸化して、Ｎ一層表
面に二酸化シリコン膜２を形成する。ついで、通常の写
真食刻法によシ、前記二酸化シリコン膜２に開口を設け
る。そして、第１の高温炉中で、このウェハの両側に置
いたボロンナイトライド（ＢＮ）から、同ウェハの二酸
化シリコン膜開口部にボロン層６を蒸着する。すなわち
、このとき、前記二酸化シリコン膜２は基板他面へのボ
ロン蒸着のマスクとなる。次に、第４図のように、第２
の高温炉を用いて、例えば、１２００℃、１２時間の条
件下で、前記ウェハを熱処理し、前記二酸化シリコン膜
開口を通じて、第１の拡散領域、すなわち、ＮＰＮ）シ
ンジスタのベース領域３を形成する。このとき、拡散の
熱処理工程を二分し、第１段階で、１０００℃±５０℃
、４０分以上の湿潤雰囲気中の処理を行ない、第２段階
で、１２００℃±５０℃の条件を保持したま甘、１０時
間以上の拡散処理を行なう。この熱処理条件によれば、
露出したシリコン基板表面は強く酸化されるとともに、
ボロン拡散時のマスクとした二酸化ンリコン膜の開口周
辺、つまり、横方向拡散領域では、その表面部のボロン
を直上の二酸化ンリコン膜の中へ吸い出させることがで
き、結束として、ベース領域３の表面部のボロン濃度は
、０．５〜１．０×１０ ｃｍ 程度になり、拡散領
域中のボロン濃度は表面よシ、バルク内に最大濃度域が
できる。
また、拡散深さも、１５７１℃程度に制御される。
さらに、トランジスタを製作するために、第６因のよう
に前記ベース領域３内に、通常の選択拡散工程によって
、エミッタ領域となるＮ＋形不純物領域７および表面絶
縁膜を介して各電極層８を形成する。こうして製作され
たプレチー形ＮＰＮ）ランジスタは、ベース・コレクタ
間耐圧（ｖｃＢｏ）が約９５０ＶＶ？Ｘ達し、従来例の
２倍以上のものが得られた。その上、サージ耐散につい
ても、従来例水準以上の値が確認された。
に前記ベース領域３内に、通常の選択拡散工程によって
、エミッタ領域となるＮ＋形不純物領域７および表面絶
縁膜を介して各電極層８を形成する。こうして製作され
たプレチー形ＮＰＮ）ランジスタは、ベース・コレクタ
間耐圧（ｖｃＢｏ）が約９５０ＶＶ？Ｘ達し、従来例の
２倍以上のものが得られた。その上、サージ耐散につい
ても、従来例水準以上の値が確認された。
さらにまた、スイッチング・蓄積時間としては１．５μ
５ｅｃＪＪ、下の十分に低い値が維持された。
５ｅｃＪＪ、下の十分に低い値が維持された。
発明の効果
以上に、本発明を実施例で詳記したように、本発明によ
れば、絶縁膜中への拡散不純物吸い出し効果を積極的に
利用して」広敷後の表面不純物濃度全０．６〜１．○×
１０１７ｃｍ−５とすることにより、プレチー形ＰＮ接
合耐圧を顕著に向上させることができた。この効果は、
トランジスタに限らず、ザイリスタあるいはダイオード
にも十分ＶＣシ用できるものである。
れば、絶縁膜中への拡散不純物吸い出し効果を積極的に
利用して」広敷後の表面不純物濃度全０．６〜１．○×
１０１７ｃｍ−５とすることにより、プレチー形ＰＮ接
合耐圧を顕著に向上させることができた。この効果は、
トランジスタに限らず、ザイリスタあるいはダイオード
にも十分ＶＣシ用できるものである。
第１図は従来例装置の断面図、第２図〜第５図は本発明
の実施例工程順断面図である。 １ ・・Ｎ−１シリコン基板、２・・・・・・二酸化シ
リコン膜、３・ Ｐ形拡散領域（ベース領域）、４反転
電荷層、５・・・Ｎ膨拡散層、６ ・ボロン蒸Ｎ層、
７ ・Ｎ形不純物領域、８− 電極層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 ？
の実施例工程順断面図である。 １ ・・Ｎ−１シリコン基板、２・・・・・・二酸化シ
リコン膜、３・ Ｐ形拡散領域（ベース領域）、４反転
電荷層、５・・・Ｎ膨拡散層、６ ・ボロン蒸Ｎ層、
７ ・Ｎ形不純物領域、８− 電極層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 ？
Claims (3)
- （１）半導体基板表面の絶縁膜に選択的に開口を形成し
、この開口に露出した前記半導体基板に反対導電形不純
物を蒸着する工程、前記半導体基板を、湿潤雰囲気中で
、高温、長時間の熱酸化処理を行なう工程、ついで、長
い熱拡散処理を行なって、前記開口部基板表面の不純物
濃度が０．５〜１．０×１０ Ｃｒｎ て、内部バルク
中に最大不純物濃度域が形成される工程をそなえた半導
体装置の製造方法０ - （２）熱酸化処理工程が、１２００℃±６０℃、４０分
以上の条件下でなされる特許請求の範囲第１項に記載の
半導体装置の製造方法。 - （３）熱拡散処理工程が、１０時間以上に設定される特
許請求の範囲第１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005083A JPS59145520A (ja) | 1983-02-09 | 1983-02-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005083A JPS59145520A (ja) | 1983-02-09 | 1983-02-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59145520A true JPS59145520A (ja) | 1984-08-21 |
Family
ID=12016229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005083A Pending JPS59145520A (ja) | 1983-02-09 | 1983-02-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59145520A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63277102A (ja) * | 1987-05-07 | 1988-11-15 | Fuji Car Co | 集水袋 |
| JPH0492221U (ja) * | 1990-12-28 | 1992-08-11 |
-
1983
- 1983-02-09 JP JP2005083A patent/JPS59145520A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63277102A (ja) * | 1987-05-07 | 1988-11-15 | Fuji Car Co | 集水袋 |
| JPH0492221U (ja) * | 1990-12-28 | 1992-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3727827B2 (ja) | 半導体装置 | |
| JPS59145520A (ja) | 半導体装置の製造方法 | |
| US3277351A (en) | Method of manufacturing semiconductor devices | |
| US3771028A (en) | High gain, low saturation transistor | |
| JP3465765B2 (ja) | Ｉｇｂｔ用半導体基板の作製方法 | |
| US3959810A (en) | Method for manufacturing a semiconductor device and the same | |
| KR930010675B1 (ko) | Mbe를 이용한 반도체 소자 제조방법 | |
| JPS63136668A (ja) | 半導体装置の製造方法 | |
| JPH0550858B2 (ja) | ||
| KR960015929B1 (ko) | 바이폴라 트랜지스터의 매입층 제조방법 | |
| JPH03135030A (ja) | 半導体装置およびその製造方法 | |
| JPS6152972B2 (ja) | ||
| RU845678C (ru) | Способ изготовлени ВЧ р- @ -р транзисторов | |
| JPH0613337A (ja) | アルミニウムドーパント分布の形成方法 | |
| JPS5895868A (ja) | 半導体装置の製造方法 | |
| JPS62210674A (ja) | 半導体装置 | |
| JPS63204763A (ja) | 半導体装置の製造方法 | |
| JPH04321232A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS57154871A (en) | Semiconductor device and manufacture thereof | |
| JPS58166739A (ja) | 半導体装置とその製造法 | |
| JPS62216362A (ja) | 半導体装置の製造方法 | |
| JPH06334186A (ja) | 半導体装置の製造方法 | |
| JPH0125233B2 (ja) | ||
| JPS63155663A (ja) | 半導体装置の製造方法 | |
| JPS6213033A (ja) | 半導体装置の製造方法 |