JPH01134941A - ウェーハ試験方法 - Google Patents

ウェーハ試験方法

Info

Publication number
JPH01134941A
JPH01134941A JP29338487A JP29338487A JPH01134941A JP H01134941 A JPH01134941 A JP H01134941A JP 29338487 A JP29338487 A JP 29338487A JP 29338487 A JP29338487 A JP 29338487A JP H01134941 A JPH01134941 A JP H01134941A
Authority
JP
Japan
Prior art keywords
test
chip
defective
wafer
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29338487A
Other languages
English (en)
Inventor
Nobuaki Abe
阿部 伸昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP29338487A priority Critical patent/JPH01134941A/ja
Publication of JPH01134941A publication Critical patent/JPH01134941A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はウェーハ内に製造されたチップをウェーハプロ
ービング装置を用いてその機能及び特性を試験するウェ
ーハ試験方法に関し、特に不良チップを何回も試験の対
象とないようにしたウェーハ試験方法に関する。
〔従来の技術〕
従来、同一ウェーハ内の集積回路チップの低能及び特性
を複数回試験する際には、そのウェーハを何回も同じ様
にウェーハプロービング装置にセットし、試験を繰り返
す方法をとっており、2回目以降も試験の対象は、ウェ
ーハ内の全チップを対象に試験する方法がとられていた
第4図は従来のウェーハプロービング装置を用いた試験
方法のフローチャートであり、ステップ31〜38で試
験が行われる。
まず、ステップ31でウェーハをブロービング装置にセ
ットし、ステップ32でチップ試験を開始する。ステッ
プ33で1個のチップについて試験が終了し、ステップ
34で良品か否かを判定し不良な場合はステップ35で
チップに不良マーキングを行い、ステップ36でウェー
ハ上の全チップの試験が終了したか否かを判定し、同一
ウエーハ上の全チップの試験が終っていない場合、ステ
ップ37で次のチップにブロービングを移動させ、ステ
ップ32からの試験を繰返す。同一ウェーハの試験が完
了すると、ステップ38で次のウェーハをブロービング
装置にローディングしてステップ31からのフローを繰
返す。
この試験を何回も繰返す場合、同一チップに対し試験を
繰返すことになる。
〔発明が解決しようとする問題点〕
上)ホした従来のチップ試験方法では、同一チップに試
験を繰返す場合、2回目以降の試験においても、既に前
に行った試験で不良と判定されているチップも試験の対
象とするため、試験時間もかかり、非効率的な試験方法
となり、スルーブツトが低下するという欠点がある。
本発明の目的は、このような欠点を除き、前の試験で不
良と判定されたチップのアドレスを記憶するか、または
そのチップに付けられる不良マークを読み取る方法をと
ることにより、既に不良と判定されたチップを試験の対
象とせずに、能率的に試験を行うウェーハ試験方法を提
供することにある。
〔問題点を解決するための手段〕
本発明のウェーハ試験方法の構成は、ウェーハ内に作ら
れた集積回路チップの機能及び特性を試験する際に、同
一ウェーハを複数回にわたって試験するウェーハ試験方
法において、前回の試験で不良と判定されたチップは、
この不良チップのアドレスを記憶しておくか、またはそ
の不良チップの不良マークを読取ることにより、その不
良チップを次回の試験では試験の対象とせず、良品チッ
プのみの試験を行なうことを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を説明するフローチャート、
第2図は本実施例の適用される試験装置の一例のブロッ
ク図である。試験をすべきウェーハ4は、チャックトッ
プ3に載せられてブロービング装置2に設定され、制御
用コントローラ6を介して試験装置1および記憶装置7
と接続されている。また、ウェーハ4は不良マーキング
を行うマーカ5が連結されている。
チップに対する1回目の試験は、従来と同様に全てのチ
ップについて試験が行われ、試験装置1からの試験結果
は制御用コントローラ6を介してチップ対応で記憶装置
7に記憶される。その試験結果が不良と判断された場合
は制御用コントローラ6を介してマーカ5によりチップ
へ不良マークが付けられ、プロービング装置2のチャッ
クトップ3が移動し、次のチップが試験される。
次に2回目以降の試験のフローチャートは第1図に示さ
れる。2回目の試験はステップ11でウェーハがセット
され、試験開始前に記憶装置7より制御用コントローラ
6により、ステップ12で1回目の試験結果がチップ対
応で読み取られる。
ステップ13で前の試験結果が良品と判断した場合は、
ステップ15.16で試験装置1により2回目の試験が
行なわれ、ステップ17で良否の判定が行われ、その結
果が不良であれば、ステップ18でマーカ5により不良
マークが付けられ、記憶装置7にその結果が記憶される
。ステップ13で前の試験結果が不良と判定した場合は
、そのチップは2回目の試験が行われず、ステップ14
でブロービング装置2のチャックトップ3が次のチップ
へ移動し、ステップ12に戻って次のチップの前の試験
結果が記憶装置7より読み取られ、2回目の試験対象と
なるかが、制御用コントローラ6で判断される。
フロッピーディスク8は2回目の試験が、同一のプロー
ビング装置2で行われない場合、又は2回目の試験が時
間をおいて行われるなどの場合の試験結果の保持のため
のものである。
3回目以降の試験も、第1図と同じフローで行われる。
このように本実施例では、従来例に対し、ステップ12
.13および14が付加されることにより、前の試験で
不良と判断したチップの試験を行うことがなくなる。
第3図は本発明の第2の実施例を説明する試験装置のブ
ロック図である。この試験装置は、第4図では第2図の
記憶装置7、フロッピーディスク8にかわり、チップに
付けられた不良マークの読み取り装置9と不良マーク検
知装置10が付けられている。
本実施例も1回目の試験は、第4図のフローチャートに
従って行われる。
2回目の試験は、1回目の試験結果によりチップに付け
られた不良マークを不良マーク読み取り装置9と不良マ
ーク検知装置10により読み取り、不良マークが付けら
れているチップは試験の対象から外されチャックトップ
3が次のチップへ移動し、次のチップの不良マークの読
み取りが行われる。不良マークが読み取れない場合は、
良品であると判断し、2回目の試験を実施し2回目の試
験結果が不良であればマーカ5により不良マークが付け
られ次のチップへ移動する。
本実施例のフローチャートも第1図の同じてあり、3回
目以降も同様のフローが繰返される。
〔発明の効果〕
以上説明したように本発明は、ウェーハを複数回測定す
る際に、前回の試験で既に不良と判定されたチップを自
動的に試験の対象から外し、良品と判定されているチッ
プのみを試験の対象とするので、2回目以降の試験の対
象となるチップ数が減り、テスト時間が短縮され、スル
ープットの向上とテスティングコストの低減ができる効
果がある。
さらに、2回目以降の試験において、不良となったもの
の中に前の試験で不良となったものを含まないため、そ
の試験結果の分析が容易になり不良解析のスピードアッ
プが計れるという効果も期待できる。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するフローチャート、
第2図、第3図は本実施例に用いられる2つの試験装置
のブロック図、第4図は従来の試験方法の一例のフロー
チャートである。 1・・・試験装置、2・・・ブロービング装置、3・・
・チャックトップ、4・・・ウェーハ、5・・・マーカ
、6・・・制御用コントローラ、7・・・記憶装置、8
・・・フロッピーディスク、9・・・不良マーク読取り
装置、10・・・不良マーク検知装置。

Claims (1)

    【特許請求の範囲】
  1.  ウェーハ内に作られた集積回路チップの機能及び特性
    を試験する際に、同一ウェーハを複数回にわたって試験
    するウェーハ試験方法において、前回の試験で不良と判
    定されたチップは、この不良チップのアドレスを記憶し
    ておくか、またはその不良チップの不良マークを読取る
    ことにより、その不良チップを次回の試験では試験の対
    象とせず、良品チップのみの試験を行なうことを特徴と
    するウェーハ試験方法。
JP29338487A 1987-11-19 1987-11-19 ウェーハ試験方法 Pending JPH01134941A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29338487A JPH01134941A (ja) 1987-11-19 1987-11-19 ウェーハ試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29338487A JPH01134941A (ja) 1987-11-19 1987-11-19 ウェーハ試験方法

Publications (1)

Publication Number Publication Date
JPH01134941A true JPH01134941A (ja) 1989-05-26

Family

ID=17794072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29338487A Pending JPH01134941A (ja) 1987-11-19 1987-11-19 ウェーハ試験方法

Country Status (1)

Country Link
JP (1) JPH01134941A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000515662A (ja) * 1996-08-07 2000-11-21 マイクロン、テクノロジー、インコーポレーテッド 欠陥を有する集積回路のテスト時間と修復時間とを最適化するためのシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000515662A (ja) * 1996-08-07 2000-11-21 マイクロン、テクノロジー、インコーポレーテッド 欠陥を有する集積回路のテスト時間と修復時間とを最適化するためのシステム

Similar Documents

Publication Publication Date Title
EP0578410B1 (en) Programmable die identification circuits
US6154714A (en) Method for using wafer navigation to reduce testing times of integrated circuit wafers
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
ATE125386T1 (de) Verfahren und vorrichtung zum internen paralleltest von halbleiterspeichern.
US6872582B2 (en) Selective trim and wafer testing of integrated circuits
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
JPH0540147A (ja) 半導体記憶装置の試験方法
JPH0574909A (ja) ウエハテスト方法
CN113281634B (zh) 芯片测试设备及其芯片测试过程叠料或卡料检查方法
JPH01134941A (ja) ウェーハ試験方法
JPH0574878A (ja) ウエーハの試験方法
JP3808575B2 (ja) 歩留まり解析方法及びその装置
JPH09178807A (ja) Ic検査用オートハンドラ
JP3973753B2 (ja) 半導体不良解析方法および装置並びに半導体不良解析プログラムを記録した記録媒体
JPH0712903A (ja) 半導体集積回路装置及びその検査方法
JP2009031028A (ja) 試験方法及び装置
JPH0574888A (ja) ウエーハプロービング装置
JPH01119035A (ja) 集積回路のテスト方法
JPH0794559A (ja) プローバ
JPH0574886A (ja) ウエーハプロービング装置
JP2002008391A (ja) 半導体試験装置及びこれを用いる試験方法
JPH04241439A (ja) Icテスト・システム
JP2005216904A (ja) ウエハ検査方法およびウエハ検査装置
JPH08306748A (ja) 半導体素子の検査方法およびそれを用いた半導体製造装置
JPH0258800A (ja) 半導体メモリ用オンチップテスト回路及びテスト方式