JPH01132977A - シフトレジスタのテスト方法 - Google Patents
シフトレジスタのテスト方法Info
- Publication number
- JPH01132977A JPH01132977A JP62291219A JP29121987A JPH01132977A JP H01132977 A JPH01132977 A JP H01132977A JP 62291219 A JP62291219 A JP 62291219A JP 29121987 A JP29121987 A JP 29121987A JP H01132977 A JPH01132977 A JP H01132977A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- test data
- logical value
- short
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 abstract description 10
- 238000010998 test method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 206010004950 Birth mark Diseases 0.000 description 1
- 244000201986 Cassia tora Species 0.000 description 1
- 244000309456 Decussocarpus nagi Species 0.000 description 1
- 235000008375 Decussocarpus nagi Nutrition 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- NCAIGTHBQTXTLR-UHFFFAOYSA-N phentermine hydrochloride Chemical compound [Cl-].CC(C)([NH3+])CC1=CC=CC=C1 NCAIGTHBQTXTLR-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔ＩＲ要〕
半導体集積回路のシリアルスキャンバステス１−に用い
られるシフトレジスタのテスト方法に関し、短絡故障を
検出できることを目的とし、ｎ（ｎは２以上の整数）個
の７リツプフロツブを縦続接続して構成したシフトレジ
スタのテスト方法において、該シフトレジスタに論理１
＋ｒｊ ’ １ ’又はｖ Ｏｖのテストデータと、該
テストデータに対して論理値が反転し、かつ少なくとも
（ｎ−１）関連ＩＡ”Ｊるパーストデータとを入力し、
該テストデータを入力も含めてｎ個シフトし、該シフ１
−レジスタよりの該テストデータの出力有無により故障
を検出するよう構成する。
られるシフトレジスタのテスト方法に関し、短絡故障を
検出できることを目的とし、ｎ（ｎは２以上の整数）個
の７リツプフロツブを縦続接続して構成したシフトレジ
スタのテスト方法において、該シフトレジスタに論理１
＋ｒｊ ’ １ ’又はｖ Ｏｖのテストデータと、該
テストデータに対して論理値が反転し、かつ少なくとも
（ｎ−１）関連ＩＡ”Ｊるパーストデータとを入力し、
該テストデータを入力も含めてｎ個シフトし、該シフ１
−レジスタよりの該テストデータの出力有無により故障
を検出するよう構成する。
本発明はシフトレジスタのテスト方法に関し、半導体集
積回路のシリアルスキャンパステストに用いられるシフ
トレジスタのテスト方法に関する。
積回路のシリアルスキャンパステストに用いられるシフ
トレジスタのテスト方法に関する。
半導体集積回路のテストにおいてはシリアルスキャンバ
ステスト法が一般化している。このテスト法は第５図に
示す如く、半導体集積回路１０内のフリップ７０ツブ１
１１〜１１ｏを直列接続してシフトレジスタを構成し、
このシフトレジスタにテスト信号をスキャンインして設
定し組合せ回路１２のテストを行ない、また組合せ回路
１２の出力をシフトレジスタに設定して、これをスキャ
ンアウトする。この方法はフリップ７０ツブ１１１〜１
１ｏを擬似外部入出力ビンと見たててテストを行なうも
のであり、シフトレジスタそのものの機能をテストして
はいない。
ステスト法が一般化している。このテスト法は第５図に
示す如く、半導体集積回路１０内のフリップ７０ツブ１
１１〜１１ｏを直列接続してシフトレジスタを構成し、
このシフトレジスタにテスト信号をスキャンインして設
定し組合せ回路１２のテストを行ない、また組合せ回路
１２の出力をシフトレジスタに設定して、これをスキャ
ンアウトする。この方法はフリップ７０ツブ１１１〜１
１ｏを擬似外部入出力ビンと見たててテストを行なうも
のであり、シフトレジスタそのものの機能をテストして
はいない。
従って、シリアルスキャンパステスト法を適用する前に
シフトレジスタの動作テストを行なう必要がある。
シフトレジスタの動作テストを行なう必要がある。
従来のシフトレジスタのテストは第６図に示す如く、端
子１５のクロック入力と共に端子１６のスキャン入力と
して７１０７を供給し、その後クロック入力により上記
スキャン入力をシフトさせる。ｎ番目のクロック入力後
端子１７のスキャン出力が？ｉＷであるかをチエツクし
、ｎ＋１番目のクロック入力後スキャン出力がｖ Ｏｖ
であるかどうかをチエツクする。
子１５のクロック入力と共に端子１６のスキャン入力と
して７１０７を供給し、その後クロック入力により上記
スキャン入力をシフトさせる。ｎ番目のクロック入力後
端子１７のスキャン出力が？ｉＷであるかをチエツクし
、ｎ＋１番目のクロック入力後スキャン出力がｖ Ｏｖ
であるかどうかをチエツクする。
これによって７リツプ７０ツブ１１１〜１１゜のいずれ
かの出力端子が電源Ｖｃｃに接続される等の‘１’縮退
故障及び電源ＧＮＤに接続される等のｖ Ｏｖ縮退故障
を判別できる。
かの出力端子が電源Ｖｃｃに接続される等の‘１’縮退
故障及び電源ＧＮＤに接続される等のｖ Ｏｖ縮退故障
を判別できる。
半導体集積回路の集積度の向上により、第７図に示す如
く、ｉ−１（１＜ｉ＜ｎ）番目のフリップ７０ツブ（Ｆ
Ｆ）１１ｉ−１の出力端子とｊ（１＜ｉ＜ｊ＜ｎ）番目
の７リツプフロツブ１１ｊの出ノ〕端子とが短絡する短
絡故障が発生している。
く、ｉ−１（１＜ｉ＜ｎ）番目のフリップ７０ツブ（Ｆ
Ｆ）１１ｉ−１の出力端子とｊ（１＜ｉ＜ｊ＜ｎ）番目
の７リツプフロツブ１１ｊの出ノ〕端子とが短絡する短
絡故障が発生している。
上記の短絡故障ではフリップフロップ１１１〜１１ｎの
構造によって短絡点がアンド様能、オア機能等を示し、
短絡点を起点及び終点としたシフトレジスタループを形
成する。
構造によって短絡点がアンド様能、オア機能等を示し、
短絡点を起点及び終点としたシフトレジスタループを形
成する。
第８図（Ａ）に示す如く、フリップフロップ１１１〜１
１．夫々の出力部がＣ−ＭＯＳのインバータ２０．２１
構成の場合、短絡によりＣｌ−６１＝ａ１＋ｂｌとなっ
てオア機能を示す。また同図（Ｂ）の如く、ｎチャンネ
ルＭＯＳトランジスタ２３．２４より信号を出力する場
合、短絡によりｃ２＝６２＝ａ−ｄとなってアンド機能
を示す。
１．夫々の出力部がＣ−ＭＯＳのインバータ２０．２１
構成の場合、短絡によりＣｌ−６１＝ａ１＋ｂｌとなっ
てオア機能を示す。また同図（Ｂ）の如く、ｎチャンネ
ルＭＯＳトランジスタ２３．２４より信号を出力する場
合、短絡によりｃ２＝６２＝ａ−ｄとなってアンド機能
を示す。
また、第９図（Ａ）に示す如く、フリップフロップ１１
１〜１１１夫々の出力部がエミッタフォロアのｎｐｎト
ランジスタ２５．２６を用いている場合、短絡によりｃ
３＝ｄ３＝ａ３＋ｂ３となってオア機能を示す。また同
図（Ｂ）の如く、エミッタ接地のｎｐｒＢ−ランジスタ
２７．２８を用いている場合、短絡によりｃ４−ｄ４−
ａ４・ｂ４となってアンドｔｌ能を示す。
１〜１１１夫々の出力部がエミッタフォロアのｎｐｎト
ランジスタ２５．２６を用いている場合、短絡によりｃ
３＝ｄ３＝ａ３＋ｂ３となってオア機能を示す。また同
図（Ｂ）の如く、エミッタ接地のｎｐｒＢ−ランジスタ
２７．２８を用いている場合、短絡によりｃ４−ｄ４−
ａ４・ｂ４となってアンドｔｌ能を示す。
上記の如き、短絡故障は従来の縮退故障を検出するテス
トでは検出することができなかった。
トでは検出することができなかった。
本発明は上記の点に鑑みてなされたもので、短絡故障を
検出できるシフトレジスタのテスト方法を提供すること
を目的とする。
検出できるシフトレジスタのテスト方法を提供すること
を目的とする。
本発明のシフトレジスタのテスト方法は、ｎ（ｎは２以
上の整数）個のフリップ７０ツブ（１１１〜１１ｏ）を
縦続接続して構成したシフトレジスタのテスト方法にお
いて、 シフトレジスタに論理値７１７又はｖ Ｏｖのテストデ
ータと、 テストデータに対して論理値が反転し、かつ少なくとも
（ｎ−１）個連続するパーストデータとを入力し、 テストデータな入力も含めてｎ個シフトする。
上の整数）個のフリップ７０ツブ（１１１〜１１ｏ）を
縦続接続して構成したシフトレジスタのテスト方法にお
いて、 シフトレジスタに論理値７１７又はｖ Ｏｖのテストデ
ータと、 テストデータに対して論理値が反転し、かつ少なくとも
（ｎ−１）個連続するパーストデータとを入力し、 テストデータな入力も含めてｎ個シフトする。
本発明においては、テストデータとパーストデータとを
入力し、テストデータをｒ＋ｌＪシフトして、シフトレ
ジスタよりのテストデータの出力有無により故障を検出
する。
入力し、テストデータをｒ＋ｌＪシフトして、シフトレ
ジスタよりのテストデータの出力有無により故障を検出
する。
シフトレジスタに縮退故障又は短絡故障があれば、テス
トデータが破壊されるので上記の故障を検出できる。
トデータが破壊されるので上記の故障を検出できる。
第４図（Ａ）、（Ｂ）はフリップフロップ（ＦＦ）１１
１〜１１．を縦続接続したシフトレジスタのうちフリッ
プ７０ツブ１１・ 、１１ｊ夫々の出力端子間が短絡し
た短絡故障モデルを示す。
１〜１１．を縦続接続したシフトレジスタのうちフリッ
プ７０ツブ１１・ 、１１ｊ夫々の出力端子間が短絡し
た短絡故障モデルを示す。
第４図（Ａ）はフリップフロップ１１１〜１１ｏが第８
図（８）、第９図（Ｂ）に示す構成で短絡点がアンド機
能３０を持つ場合のモデルであり、第４図（Ｂ）はフリ
ップフロップ１１１〜１１ｏが第８図（Ａ）、第９図（
Ａ）に示す構成で短終点がオア！１Ｎ能３１を持つ場合
のモデルである。両モデル共に短絡点間内のフリップ７
０ツブ１１・〜１１ｊはシフトレジスタループを構成す
す る。
図（８）、第９図（Ｂ）に示す構成で短絡点がアンド機
能３０を持つ場合のモデルであり、第４図（Ｂ）はフリ
ップフロップ１１１〜１１ｏが第８図（Ａ）、第９図（
Ａ）に示す構成で短終点がオア！１Ｎ能３１を持つ場合
のモデルである。両モデル共に短絡点間内のフリップ７
０ツブ１１・〜１１ｊはシフトレジスタループを構成す
す る。
第１図（Ａ）、（Ｂ）は本発明方法の第１実施例のデー
タ構成を示す。ここで、第４図（Ａ）。
タ構成を示す。ここで、第４図（Ａ）。
（Ｂ）に示す端子１６に供給する論理ｌ１ｌＩｖ０７を
「し」で表わし、論理値‘１’を「ト１」で表わし、ま
た［ＸＪはシフトを表わす。更に添字は論理値及びシフ
トの順序を表わしている。
「し」で表わし、論理値‘１’を「ト１」で表わし、ま
た［ＸＪはシフトを表わす。更に添字は論理値及びシフ
トの順序を表わしている。
第１図（△）において、フリップフロップ１１１〜１１
ｏの個数（ｎ個）だけ論理値Ｖ Ｏｖのパーストデータ
をシフト入力した後、論理１ｆｌ’ｌ’のテストデータ
を１個だけシフト入力し、その後（ｎ−１）だけシフト
を行なう。シフトレジスタにアンド機能を持つ短絡（ア
ンド短絡）があれば論理値Ｖ Ｏ？がシフトレジスタル
ープを巡回するため、上記テストデータの供給後端子１
７出力は論理値７０７となり、第４図（Ａ）に示す短絡
故障を検出できる。なお、ＶＯＷ縮退の故障の場合にも
論理値Ｖ □ Ｗが出力されこれを検出できる。
ｏの個数（ｎ個）だけ論理値Ｖ Ｏｖのパーストデータ
をシフト入力した後、論理１ｆｌ’ｌ’のテストデータ
を１個だけシフト入力し、その後（ｎ−１）だけシフト
を行なう。シフトレジスタにアンド機能を持つ短絡（ア
ンド短絡）があれば論理値Ｖ Ｏ？がシフトレジスタル
ープを巡回するため、上記テストデータの供給後端子１
７出力は論理値７０７となり、第４図（Ａ）に示す短絡
故障を検出できる。なお、ＶＯＷ縮退の故障の場合にも
論理値Ｖ □ Ｗが出力されこれを検出できる。
第１図（Ｂ）において、フリップフロップ１１１〜１１
．の個数（ｎ個）だけ論理（ａＭ’をシフト入力した後
、論理値Ｖ Ｑ Ｙを１個だけシフト入力し、その後（
ｎ−１）だけシフトを行なう。シフトレジスタにオア機
能を持つ短絡（オア短絡）があれば論理値？ｉＶがシフ
トレジスタループを巡回するため、上記テストデータの
供給後端子１７出力は論理Ｗｉ‘１’となり、第４図（
Ｂ）に示す短絡故障を検出できる。なお、ｙ１ｖ縮退の
故障の場合にも論理値ｖ１ｙが出力されこれを検出でき
る。
．の個数（ｎ個）だけ論理（ａＭ’をシフト入力した後
、論理値Ｖ Ｑ Ｙを１個だけシフト入力し、その後（
ｎ−１）だけシフトを行なう。シフトレジスタにオア機
能を持つ短絡（オア短絡）があれば論理値？ｉＶがシフ
トレジスタループを巡回するため、上記テストデータの
供給後端子１７出力は論理Ｗｉ‘１’となり、第４図（
Ｂ）に示す短絡故障を検出できる。なお、ｙ１ｖ縮退の
故障の場合にも論理値ｖ１ｙが出力されこれを検出でき
る。
従って、第１図（Ａ）のテストデータを供給後筒１図（
Ｂ）のテストデータを供給してシフトレジスタの短絡故
障及び縮退故障を検出できる。
Ｂ）のテストデータを供給してシフトレジスタの短絡故
障及び縮退故障を検出できる。
第２図（Ａ）、（Ｂ）は本発明方法の第２実施例のデー
タ構成を示す。このテストデータはフリップ７０ツブ１
１１〜１１ｎ夫々がクリア入力及びプリセット入力を持
つ場合に用いられ、第１図（Ａ）、（Ｂ）夫々ｒ論１１
値’Ｏ’又は’ １ ’ｆｒｎ個シフト入力する代りに
、しクリア又はＨプリセットを行なう。その後は第１図
（Ａ＞、（Ｂ）夫々とまったく同一であり、第２図（Ａ
）のテストデータでアンド短絡又はｖ Ｏｖ縮退を検出
し、第２図（Ｂ）のテストデータでオア短絡又は７１７
縮退を検出する。
タ構成を示す。このテストデータはフリップ７０ツブ１
１１〜１１ｎ夫々がクリア入力及びプリセット入力を持
つ場合に用いられ、第１図（Ａ）、（Ｂ）夫々ｒ論１１
値’Ｏ’又は’ １ ’ｆｒｎ個シフト入力する代りに
、しクリア又はＨプリセットを行なう。その後は第１図
（Ａ＞、（Ｂ）夫々とまったく同一であり、第２図（Ａ
）のテストデータでアンド短絡又はｖ Ｏｖ縮退を検出
し、第２図（Ｂ）のテストデータでオア短絡又は７１７
縮退を検出する。
なお、第１図（Ａ）、（Ｂ）及び第２図（Ａ）。
（Ｂ）において（ｎ−１）個のシフトつまりＸ ・・
・Ｘ 又は×２・・・Ｘｏを行なうとき端子ｎ＋２
２ｎ １６に任意の論理値をシフト入力しても良い。
・Ｘ 又は×２・・・Ｘｏを行なうとき端子ｎ＋２
２ｎ １６に任意の論理値をシフト入力しても良い。
第３図（Ａ＞、（Ｂ）は本発明方法の第３実施例のデー
タ構成を示す。
タ構成を示す。
第３図（Ａ）において、シフト入力した後、論理値７１
７のテストデータを１個だけシフト入力し、その後（ｎ
−１）個だけ論理値Ｖ □ Ｖのパーストデータをシフ
ト入力する。シフトレジスタにアンド短絡があれば論理
ｍ’ｏ’がシフトレジスタループを巡回するため、上記
テストデータの供給後端子１７出力は論理値Ｖ Ｑ Ｙ
となり、第４図（Ａ）に示す短絡故障又はＷ Ｑ Ｖ縮
退を検出できる。
７のテストデータを１個だけシフト入力し、その後（ｎ
−１）個だけ論理値Ｖ □ Ｖのパーストデータをシフ
ト入力する。シフトレジスタにアンド短絡があれば論理
ｍ’ｏ’がシフトレジスタループを巡回するため、上記
テストデータの供給後端子１７出力は論理値Ｖ Ｑ Ｙ
となり、第４図（Ａ）に示す短絡故障又はＷ Ｑ Ｖ縮
退を検出できる。
第３図（Ｂ）において、論理値ｖ０９のテストデータを
１個だけシフト入力し、その後（ｎ−１）個だけ論理（
Ｋｉ’ｌ’のパーストデータをシフト入力する。シフト
レジスタにオア短絡があれば論理ｉｆｔ’１’がシフト
レジスタループを巡回するため、上記テストデータの供
給後端子１７出力は論理値ｖ １ｖとなり、第４図ＣＢ
＞に示す短絡故障又はＭｖ縮退を検出できる。
１個だけシフト入力し、その後（ｎ−１）個だけ論理（
Ｋｉ’ｌ’のパーストデータをシフト入力する。シフト
レジスタにオア短絡があれば論理ｉｆｔ’１’がシフト
レジスタループを巡回するため、上記テストデータの供
給後端子１７出力は論理値ｖ １ｖとなり、第４図ＣＢ
＞に示す短絡故障又はＭｖ縮退を検出できる。
従って、第１図（Ａ＞のテストデータを供給後筒１図（
Ｂ）テストデータを供給してシフトレジスタのアンド短
絡及びオア短絡を検出できる。
Ｂ）テストデータを供給してシフトレジスタのアンド短
絡及びオア短絡を検出できる。
（発明の効果〕
上述の如く、本発明方法によれば、シフトレジスタの縮
退故障及び短絡故障を共に検出でき、実用上きわめて有
用である。
退故障及び短絡故障を共に検出でき、実用上きわめて有
用である。
第１図、第２図、第３図夫々は本発明方法の第１、第２
．第３実施例のデータ構成を示す図、第４図は短絡故障
モデルを示す図、 第５図はシリアルスキャンバステストを説明するための
図、 第６図はシフトレジスタの構成図、 第７図は短絡故障を示す図、 第８図、第９図夫々は短絡点のアンド機能、オア機能を
説明するための回路図である。 図において、 １１１〜１１ｏはフリップ７０ツブ、 ３０はアンド機能、 ３１はオア機能 を示す。 −４−時用 本発ｊｇ方焦０第１曳施神１の子゛す奉入治斤、（凪′
＠１図 一一一端田 本件ａハ方伝の第１良壮づ１１のチー）−１大を示す国
第２図 、８昼唱方痣○篤３寅施例斬→撰截セ祠１第３図 シり下１１／ス肯ヤン昌６寸スト庖１先明す話ハめ口筒
５図 第６図 短絡放樟も７ｒ、オ図 第７図 第８図 短絡、点、の夷・丸丘洗明寸罪めｑ屈 第９図
．第３実施例のデータ構成を示す図、第４図は短絡故障
モデルを示す図、 第５図はシリアルスキャンバステストを説明するための
図、 第６図はシフトレジスタの構成図、 第７図は短絡故障を示す図、 第８図、第９図夫々は短絡点のアンド機能、オア機能を
説明するための回路図である。 図において、 １１１〜１１ｏはフリップ７０ツブ、 ３０はアンド機能、 ３１はオア機能 を示す。 −４−時用 本発ｊｇ方焦０第１曳施神１の子゛す奉入治斤、（凪′
＠１図 一一一端田 本件ａハ方伝の第１良壮づ１１のチー）−１大を示す国
第２図 、８昼唱方痣○篤３寅施例斬→撰截セ祠１第３図 シり下１１／ス肯ヤン昌６寸スト庖１先明す話ハめ口筒
５図 第６図 短絡放樟も７ｒ、オ図 第７図 第８図 短絡、点、の夷・丸丘洗明寸罪めｑ屈 第９図
Claims (1)
- 【特許請求の範囲】 ｎ（ｎは２以上の整数）個のフリップフロップ（１１
＾１〜１１＿ｎ）を縦続接続して構成したシフトレジス
タのテスト方法において、 該シフトレジスタに論理値‘１’又は‘０’のテストデ
ータと、 該テストデータに対して論理値が反転し、かつ少なくと
も（ｎ−１）個連続するパーストデータとを入力し、 該テストデータを入力も含めてｎ個シフトし、該シフト
レジスタよりの該テストデータの出力有無により故障を
検出することを特徴とするシフトレジスタのテスト方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62291219A JPH0750149B2 (ja) | 1987-11-18 | 1987-11-18 | シフトレジスタのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62291219A JPH0750149B2 (ja) | 1987-11-18 | 1987-11-18 | シフトレジスタのテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01132977A true JPH01132977A (ja) | 1989-05-25 |
| JPH0750149B2 JPH0750149B2 (ja) | 1995-05-31 |
Family
ID=17766012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62291219A Expired - Lifetime JPH0750149B2 (ja) | 1987-11-18 | 1987-11-18 | シフトレジスタのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750149B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03131779A (ja) * | 1989-09-20 | 1991-06-05 | Internatl Business Mach Corp <Ibm> | 記憶装置 |
| JPH0519022A (ja) * | 1991-07-11 | 1993-01-26 | Fujitsu Ltd | テストパターン発生方法 |
| KR100860665B1 (ko) * | 2004-07-26 | 2008-09-26 | 올림푸스 가부시키가이샤 | 내시경 및 내시경의 수리 방법 |
-
1987
- 1987-11-18 JP JP62291219A patent/JPH0750149B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03131779A (ja) * | 1989-09-20 | 1991-06-05 | Internatl Business Mach Corp <Ibm> | 記憶装置 |
| JPH0519022A (ja) * | 1991-07-11 | 1993-01-26 | Fujitsu Ltd | テストパターン発生方法 |
| KR100860665B1 (ko) * | 2004-07-26 | 2008-09-26 | 올림푸스 가부시키가이샤 | 내시경 및 내시경의 수리 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0750149B2 (ja) | 1995-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1218424A (en) | Scannable asynchronous/synchronous cmos latch | |
| EP0240719B1 (en) | Shift register latch arrangement for enhanced testability in differential cascode voltage switch circuit | |
| US5225834A (en) | Semiconductor integrated circuit boundary scan test with multiplexed node selection | |
| KR900001242B1 (ko) | 내부회로 검사용 검사회로를 갖는 반도체 집적회로 | |
| JPH01132977A (ja) | シフトレジスタのテスト方法 | |
| EP0714170B1 (en) | Analog-to-digital converter with writable result register | |
| US7071704B1 (en) | Circuit for improved diagnosability of defects in a fuse scan structure | |
| JPH05302960A (ja) | アナログ・ディジタル混在マスタ | |
| JPS60142282A (ja) | 半導体集積回路 | |
| JP3039362B2 (ja) | 半導体集積論理回路のテストパターン作成方法 | |
| JP4610919B2 (ja) | 半導体集積回路装置 | |
| JPH063413A (ja) | 論理信号検査方法及び検査装置 | |
| JPS63271966A (ja) | 半導体集積回路 | |
| JP2588244B2 (ja) | 半導体装置 | |
| JPS5822458A (ja) | 集積回路 | |
| JPH04231885A (ja) | デジタル・アナログ混在のｌｓｉ | |
| JPH11296400A (ja) | モード設定回路 | |
| JPS62150180A (ja) | 集積回路 | |
| JP3555073B2 (ja) | 検査用パルス発生回路を備えた半導体集積回路 | |
| JP3438263B2 (ja) | 入力セルおよび半導体集積回路の試験方法 | |
| JPH0677050B2 (ja) | 電子回路 | |
| JP3312569B2 (ja) | 半導体集積回路装置 | |
| JPH0210176A (ja) | テスト端子を持つ半導体集積回路 | |
| JPH0526981A (ja) | 半導体集積回路のテスト用回路 | |
| JPH02246350A (ja) | 半導体集積回路装置 |