JPH01130629A - 誤り位置算出方法 - Google Patents
誤り位置算出方法Info
- Publication number
- JPH01130629A JPH01130629A JP62290103A JP29010387A JPH01130629A JP H01130629 A JPH01130629 A JP H01130629A JP 62290103 A JP62290103 A JP 62290103A JP 29010387 A JP29010387 A JP 29010387A JP H01130629 A JPH01130629 A JP H01130629A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- register
- error
- output
- error position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 12
- 208000011580 syndromic disease Diseases 0.000 description 11
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野】
本発明は、磁気ディスク等の誤り訂正装置に係り、特に
、リード・ソロモン符号を用いた誤り訂正処理に適した
誤り位置算出回路に関する。 [従来の技術] リード・ソロモン符号は、誤り訂正符号の一種として周
知である。リード・ソロモン符号の符号語は、ガロア体
G F (2’″)の元により構成されるB CH(B
ose−Chaudhuri−Hocqenghem)
符号である。ガロア体とは、簡単にいえば、四則演算か
行なえるような数の集合のうち、元の数(位数)が有限
であるものである。・ガロア体は、一般に元の数をq=
2mとすると、GF (q)またはGF(2′″)で表
わされる。ガロア体GF (q)の非零のすべての元は
、ある種の既約多項式を選ぶと、その根αのべき数α0
.α1.α2.・・・、αq−2で表わすことかできる
。このような多項式は原始多項式と呼ばれ、その根はG
F (Q)の原始元と呼ばれる。 なお、リード・ソロモン符号、ガロア体等の詳細につい
ては、日本工業技術センター編「誤り訂正符号化技術の
要点J 1986年3月20日発行、第32〜36頁、
および、宮用洋、原島博、今井秀樹共著「情報と符号の
理論」岩波書店、1985年8月a日発行第118〜1
23頁、170.171頁を参照されたい。 従来、リード・。ソロモン符号を用いた誤り訂正におけ
る誤り位置の算出については、上記「誤り訂正符号化技
術の要点」第160〜163頁に記載されているように
、例えば、ガロア体G F (2’)上の演算では、G
F (28)のあらゆる元の指数部分か得られるテー
ブルか訂正装置に備わっており、このテーブルを参照す
ることにより、行なっていた。 [発明が解決しようとする問題点J 上記従来技術によれば、例えば、G F (2’)上で
リードソロモン符号を生成する場合、誤り位置算出のた
めに少なくとも28=256バイトのメモリが必要にな
る。このメモリ容量は、元の数の増加に伴ない指数関数
的に増大する。 本発明の目的(よ、このような誤り位置算出用テーブル
によるメモリの占有を解消することにある。 【問題点を解決するための手段1 上記目的を達成するために1本発明は、原始元をαとす
るガロア体G F (2’) (m :正整数)上のリ
ードソロモン符号を用いた誤り訂正処理における誤り位
置算出回路において、シフト動作により元に順次αが乗
算されるmビットの乗算回路と、 mビットのデータを設定可能なレジスタと、該レジスタ
の出力と上記乗算回路の出力と比較し、両川力の一致を
検Mする一致検出回路と。 該一致検出回路により一致が検出されるまで上記乗算回
路のシフト回数を計数するカウンタとを有するものであ
る。 上記乗算回路は、例えば、上記ガロア体GF(2′″)
上の原始多項式の係数が1の項の位置に帰還を掛けたm
個の遅延素子を含むフィードバックレジスタにより構成
することができる。 また、上記一致検出回路は、例えば、上記レジスタの第
にビット(k:1,2.・・・、s)の出力と上記乗算
回路の第にビットの出力とを受けるm個の排他的論理和
ゲートと、該m個の排他的論理和ゲートの全出力を受け
る論理和ゲートとにより構成することがてきる。 1作用1 2種類のシンドローム(受信語を生成多項式で割った剰
余)をS。+SLとし、そのいずれもがG F (2m
)の元で表わされるならば、Soにαkl(l≦に、≦
2′″−2)を掛けると、Slのパターンに一致する。 このことを利用し1両者か一致するまて乗算回路(シフ
トレジスタ)のシフト動作により上記掛は算を行なえば
、そのシフト回数に1から誤り位置か得られる。 同様に、2種類のシンドロームをS。、S −+とし、
そのいずれもかG F (2’″)の元で表わされるな
らばS−+ニa”(1’1nk2≦2m−2)を掛はル
ト、Slのパターンに一致する。このことを利用し、両
者が一致するまで乗算回路(シフトレジスタ)のシフト
により上記掛は算を行えば、そのシフト回数に2から誤
り位置が得られる。 画処理によるシフト回数に1とに2とか一致すれば、誤
りが単一シンボル誤りであると判、断てきる。 シンドロームS。、 S r、 S−+のパターンとし
ては、α1〜α21−1のいずれかをとるため、演算テ
ーブルを用いる場合、メモリとして21バイトか必要と
なる。m=8の場合、2 ’−256バイトで済むが、
m=16の場合には216・65にバイトものメモリが
必要となり、実用上問題となる。 これに対し、本発明によれば、後述するように、 誤り位置見≦データ長≦2′″−1 であるので、データ長=2’−1であるとすればm=1
6で、文+1≦65536 であり、誤り算出に要するシフト回数は大きくなるが、
従来の誤り位置算出用テーブルを不要とすることができ
る。また、あくまでも誤り位置、すなわちシフト回数は
データ長以下に限定されるので、データ長を短くすれば
シフト回数も少なくなる。 誤り位置の算出に要する時間としては、チーツルを参照
しソフトウェアで行なった方がシフトレジスタにより行
なうより速いと考えられるが、磁気ディスク装置のよう
に、リアルタイムで訂正を行なう必要のない場合には、
本発明は有用である。 【実施例1 以下、図面を参照して本発明の一実施例を詳細に説明す
る。 なお、ここで挙げるガロア体G F (2°)の原始多
項式は、 ′ P(x) = X’+ X’+ X’+ x2+ 1て
あり、原始元をαとする。 データの第文シンボルにパターンかα1である単一誤り
が生じたとすると、従来の誤り訂正方式%式% 除数とするシンドロームをS。、s 、、s +lとし
て、以下の関係が得られる。 S、x (X” ・・・(1)S・
“α1゛交゛1 ・・・(2)3−、x
、m −(u−1) 、、、 (3゜ここで
、−船釣手法として、 S、/S、冨S。/S −+−α 交11 ・−
(4)か成り立つことにより、単一誤っであることが判
定され、商α交01により、誤り位置かわかる。 第1図に、(4)式にしたがって、2種類のシンドロー
ムから誤り位置文を算出する回路を示す。 この回路は、ガロア体G F (26)上の原始多項式
の係数か1の項の位置に帰還を掛けたフィードバックレ
ジスタ(8個の遅延素子と8個の排他的論理和(EOR
)ゲートと力(らなる)で構成された、ガロア体G F
(28)の元にαを掛ける乗算回路lと、8ビツトの
データを設定可能なレジスタ2と、それぞれ乗算回路l
とレジスタ2の対応する位の出力を受ける8個のEOR
ゲート5と、これらのゲートの全出力を受ける論理和(
OR)ゲート3と、乗算回路1のシフト動作を行なうク
ロック信号を計数するクロックカウンタ4とからなる。 つぎに、第1図の回路により誤り位置算出を行う動作手
順を、第2ないし第4図を参照して説明する。 最初に、第2図のフローチャートに示すように、シンド
ロームS。、Slにより、誤り位置見。 を求めることを考える。 まず、カウンタ4の計数値を初期化(ここではOにリセ
ット)する(ステップ21)。つぎに、8ビツトのシン
ドロームS。は、 5o=bta’ +baa’ +bSα’ +b、a’
+b3α’ +b2a” +b、a’ +bo =−
(5)と表わされるのて、 bo”byのそれぞれの入
力端を通し、乗算回路lの初期値として、soを設定す
るとともに、レジスタ2には図示しないロード入力端を
介してシンドロームs1を設定する(ステップ22)。 その後、乗算回路lの入力す。〜b7をOとして、クロ
ック信号により乗算回路をシフトする(ステップ23)
。このとき、同時にカウンタ4の値も歩進される。そこ
で、ORゲート3の出力か“低”になったかどうか、即
ち、乗算回路lのパターンがレジスタ2のパターンに一
致したかどうかが判定される(ステップ24)。両パタ
ーンが一致すれば、ステップ23に戻り、一致すればス
テップ25に進み、その時点のカウンタ4の値(シフト
回数)k+から、誤り位置文、が得られる。 この処理を式表現すれば、 s、−α1.S、−αfil+交゛+1であるから、次
式のようになる。 S 、=a ”l ’÷1 1+”1 m、 l+”
1.s0=α 俸α α・・・
(6) この式により分かるように、乗算回路lのパターンかレ
ジスタ2のパターフンに一致するまでのシフト回数に、
は文、+1である。よって、パターン一致までのシフト
回数に、を計数し、その値から1を引けば誤り位置文、
が求められる。 つぎに、第3図のフローチャートを参照して、シンドロ
ームSO,S−+により誤り位置を求める手順を示す。 この手順は先の手順と同様、カウンタ4を初期化(ステ
ップ31)シた後、乗算回路1に初期値としてS−1を
、レジスタ2にS。をそれぞれ設定しくステップ32)
、ORゲート3の出力か°°低”になるまで、乗算回路
lのシフトを繰返せば(ステップ3!3.34)、誤り
位置立2が求められる(ステップ35)。この処理は次
式のように表わされる。 S 、ma Il*a ” 2◆l m−(n 2m
l)= l 2m1.s−争α
α・・・(7) そこで、第3図のフローチャートに示すように、シンド
ロームS。、S、から求めた誤り位置立、と、シトロー
ムS。、S−1から求めた誤り位置!12とを比較しく
ステップ41)、両者が一致したとき、その誤りを単一
シンボル誤りと判定し、誤り位置文、(または又2)が
そのまま求める誤り位置文となる。比較が一致しなかっ
た場合、その誤りは単一誤りではなかったと判定される
(ステップ43)。 なお、上記実施例では、カウンタをOに初期化したが、
予め−1に初期化しておけば、最終的なカウンタの値k
がそのまま誤り位置文になるので、ステップ25(第2
図)、ステップ35(第3図)は不要になる。 本実施例によれば、G F (2’)のあらゆる元に対
応した演算衣を用いずに上述のように簡単な回路で誤り
位置を求めることができる。また、誤り位置交≦データ
長(シンボル)≦2’−1−255・・・(8) であるから、 又+1≦256 ・・・(9)
となり、最大でも256回のシフトで誤り位置が算出さ
れる。 さらに、本実施例には以下の特長がある。 上述した文献に記載gれたF6420の誤り訂正方式で
は、生成多項式として、 G(X)=(X+Q−’)(X+1)(X+Q) −
−−(1G)を用いており、(X+α)によるデータの
除算を行なっている(符号化とシンドローム計算)、こ
こで、(×+α)による除算回路は、第1図の乗算回路
と全く同一であるため、誤り位置算出にこの除算回路を
利用することができ、誤り訂正処理手順によっては、新
たに位置算出用回路を設ける必要がない。 [発明の効果] 以上説明したように、本発明によれば、ガロア体G F
(2’″)のあらゆる元に対応した演算テーブルを用
いずに、簡単な回路で誤り位置を求めることができ、そ
の結果、演算テーブル用のメモリを節約することができ
る。
、リード・ソロモン符号を用いた誤り訂正処理に適した
誤り位置算出回路に関する。 [従来の技術] リード・ソロモン符号は、誤り訂正符号の一種として周
知である。リード・ソロモン符号の符号語は、ガロア体
G F (2’″)の元により構成されるB CH(B
ose−Chaudhuri−Hocqenghem)
符号である。ガロア体とは、簡単にいえば、四則演算か
行なえるような数の集合のうち、元の数(位数)が有限
であるものである。・ガロア体は、一般に元の数をq=
2mとすると、GF (q)またはGF(2′″)で表
わされる。ガロア体GF (q)の非零のすべての元は
、ある種の既約多項式を選ぶと、その根αのべき数α0
.α1.α2.・・・、αq−2で表わすことかできる
。このような多項式は原始多項式と呼ばれ、その根はG
F (Q)の原始元と呼ばれる。 なお、リード・ソロモン符号、ガロア体等の詳細につい
ては、日本工業技術センター編「誤り訂正符号化技術の
要点J 1986年3月20日発行、第32〜36頁、
および、宮用洋、原島博、今井秀樹共著「情報と符号の
理論」岩波書店、1985年8月a日発行第118〜1
23頁、170.171頁を参照されたい。 従来、リード・。ソロモン符号を用いた誤り訂正におけ
る誤り位置の算出については、上記「誤り訂正符号化技
術の要点」第160〜163頁に記載されているように
、例えば、ガロア体G F (2’)上の演算では、G
F (28)のあらゆる元の指数部分か得られるテー
ブルか訂正装置に備わっており、このテーブルを参照す
ることにより、行なっていた。 [発明が解決しようとする問題点J 上記従来技術によれば、例えば、G F (2’)上で
リードソロモン符号を生成する場合、誤り位置算出のた
めに少なくとも28=256バイトのメモリが必要にな
る。このメモリ容量は、元の数の増加に伴ない指数関数
的に増大する。 本発明の目的(よ、このような誤り位置算出用テーブル
によるメモリの占有を解消することにある。 【問題点を解決するための手段1 上記目的を達成するために1本発明は、原始元をαとす
るガロア体G F (2’) (m :正整数)上のリ
ードソロモン符号を用いた誤り訂正処理における誤り位
置算出回路において、シフト動作により元に順次αが乗
算されるmビットの乗算回路と、 mビットのデータを設定可能なレジスタと、該レジスタ
の出力と上記乗算回路の出力と比較し、両川力の一致を
検Mする一致検出回路と。 該一致検出回路により一致が検出されるまで上記乗算回
路のシフト回数を計数するカウンタとを有するものであ
る。 上記乗算回路は、例えば、上記ガロア体GF(2′″)
上の原始多項式の係数が1の項の位置に帰還を掛けたm
個の遅延素子を含むフィードバックレジスタにより構成
することができる。 また、上記一致検出回路は、例えば、上記レジスタの第
にビット(k:1,2.・・・、s)の出力と上記乗算
回路の第にビットの出力とを受けるm個の排他的論理和
ゲートと、該m個の排他的論理和ゲートの全出力を受け
る論理和ゲートとにより構成することがてきる。 1作用1 2種類のシンドローム(受信語を生成多項式で割った剰
余)をS。+SLとし、そのいずれもがG F (2m
)の元で表わされるならば、Soにαkl(l≦に、≦
2′″−2)を掛けると、Slのパターンに一致する。 このことを利用し1両者か一致するまて乗算回路(シフ
トレジスタ)のシフト動作により上記掛は算を行なえば
、そのシフト回数に1から誤り位置か得られる。 同様に、2種類のシンドロームをS。、S −+とし、
そのいずれもかG F (2’″)の元で表わされるな
らばS−+ニa”(1’1nk2≦2m−2)を掛はル
ト、Slのパターンに一致する。このことを利用し、両
者が一致するまで乗算回路(シフトレジスタ)のシフト
により上記掛は算を行えば、そのシフト回数に2から誤
り位置が得られる。 画処理によるシフト回数に1とに2とか一致すれば、誤
りが単一シンボル誤りであると判、断てきる。 シンドロームS。、 S r、 S−+のパターンとし
ては、α1〜α21−1のいずれかをとるため、演算テ
ーブルを用いる場合、メモリとして21バイトか必要と
なる。m=8の場合、2 ’−256バイトで済むが、
m=16の場合には216・65にバイトものメモリが
必要となり、実用上問題となる。 これに対し、本発明によれば、後述するように、 誤り位置見≦データ長≦2′″−1 であるので、データ長=2’−1であるとすればm=1
6で、文+1≦65536 であり、誤り算出に要するシフト回数は大きくなるが、
従来の誤り位置算出用テーブルを不要とすることができ
る。また、あくまでも誤り位置、すなわちシフト回数は
データ長以下に限定されるので、データ長を短くすれば
シフト回数も少なくなる。 誤り位置の算出に要する時間としては、チーツルを参照
しソフトウェアで行なった方がシフトレジスタにより行
なうより速いと考えられるが、磁気ディスク装置のよう
に、リアルタイムで訂正を行なう必要のない場合には、
本発明は有用である。 【実施例1 以下、図面を参照して本発明の一実施例を詳細に説明す
る。 なお、ここで挙げるガロア体G F (2°)の原始多
項式は、 ′ P(x) = X’+ X’+ X’+ x2+ 1て
あり、原始元をαとする。 データの第文シンボルにパターンかα1である単一誤り
が生じたとすると、従来の誤り訂正方式%式% 除数とするシンドロームをS。、s 、、s +lとし
て、以下の関係が得られる。 S、x (X” ・・・(1)S・
“α1゛交゛1 ・・・(2)3−、x
、m −(u−1) 、、、 (3゜ここで
、−船釣手法として、 S、/S、冨S。/S −+−α 交11 ・−
(4)か成り立つことにより、単一誤っであることが判
定され、商α交01により、誤り位置かわかる。 第1図に、(4)式にしたがって、2種類のシンドロー
ムから誤り位置文を算出する回路を示す。 この回路は、ガロア体G F (26)上の原始多項式
の係数か1の項の位置に帰還を掛けたフィードバックレ
ジスタ(8個の遅延素子と8個の排他的論理和(EOR
)ゲートと力(らなる)で構成された、ガロア体G F
(28)の元にαを掛ける乗算回路lと、8ビツトの
データを設定可能なレジスタ2と、それぞれ乗算回路l
とレジスタ2の対応する位の出力を受ける8個のEOR
ゲート5と、これらのゲートの全出力を受ける論理和(
OR)ゲート3と、乗算回路1のシフト動作を行なうク
ロック信号を計数するクロックカウンタ4とからなる。 つぎに、第1図の回路により誤り位置算出を行う動作手
順を、第2ないし第4図を参照して説明する。 最初に、第2図のフローチャートに示すように、シンド
ロームS。、Slにより、誤り位置見。 を求めることを考える。 まず、カウンタ4の計数値を初期化(ここではOにリセ
ット)する(ステップ21)。つぎに、8ビツトのシン
ドロームS。は、 5o=bta’ +baa’ +bSα’ +b、a’
+b3α’ +b2a” +b、a’ +bo =−
(5)と表わされるのて、 bo”byのそれぞれの入
力端を通し、乗算回路lの初期値として、soを設定す
るとともに、レジスタ2には図示しないロード入力端を
介してシンドロームs1を設定する(ステップ22)。 その後、乗算回路lの入力す。〜b7をOとして、クロ
ック信号により乗算回路をシフトする(ステップ23)
。このとき、同時にカウンタ4の値も歩進される。そこ
で、ORゲート3の出力か“低”になったかどうか、即
ち、乗算回路lのパターンがレジスタ2のパターンに一
致したかどうかが判定される(ステップ24)。両パタ
ーンが一致すれば、ステップ23に戻り、一致すればス
テップ25に進み、その時点のカウンタ4の値(シフト
回数)k+から、誤り位置文、が得られる。 この処理を式表現すれば、 s、−α1.S、−αfil+交゛+1であるから、次
式のようになる。 S 、=a ”l ’÷1 1+”1 m、 l+”
1.s0=α 俸α α・・・
(6) この式により分かるように、乗算回路lのパターンかレ
ジスタ2のパターフンに一致するまでのシフト回数に、
は文、+1である。よって、パターン一致までのシフト
回数に、を計数し、その値から1を引けば誤り位置文、
が求められる。 つぎに、第3図のフローチャートを参照して、シンドロ
ームSO,S−+により誤り位置を求める手順を示す。 この手順は先の手順と同様、カウンタ4を初期化(ステ
ップ31)シた後、乗算回路1に初期値としてS−1を
、レジスタ2にS。をそれぞれ設定しくステップ32)
、ORゲート3の出力か°°低”になるまで、乗算回路
lのシフトを繰返せば(ステップ3!3.34)、誤り
位置立2が求められる(ステップ35)。この処理は次
式のように表わされる。 S 、ma Il*a ” 2◆l m−(n 2m
l)= l 2m1.s−争α
α・・・(7) そこで、第3図のフローチャートに示すように、シンド
ロームS。、S、から求めた誤り位置立、と、シトロー
ムS。、S−1から求めた誤り位置!12とを比較しく
ステップ41)、両者が一致したとき、その誤りを単一
シンボル誤りと判定し、誤り位置文、(または又2)が
そのまま求める誤り位置文となる。比較が一致しなかっ
た場合、その誤りは単一誤りではなかったと判定される
(ステップ43)。 なお、上記実施例では、カウンタをOに初期化したが、
予め−1に初期化しておけば、最終的なカウンタの値k
がそのまま誤り位置文になるので、ステップ25(第2
図)、ステップ35(第3図)は不要になる。 本実施例によれば、G F (2’)のあらゆる元に対
応した演算衣を用いずに上述のように簡単な回路で誤り
位置を求めることができる。また、誤り位置交≦データ
長(シンボル)≦2’−1−255・・・(8) であるから、 又+1≦256 ・・・(9)
となり、最大でも256回のシフトで誤り位置が算出さ
れる。 さらに、本実施例には以下の特長がある。 上述した文献に記載gれたF6420の誤り訂正方式で
は、生成多項式として、 G(X)=(X+Q−’)(X+1)(X+Q) −
−−(1G)を用いており、(X+α)によるデータの
除算を行なっている(符号化とシンドローム計算)、こ
こで、(×+α)による除算回路は、第1図の乗算回路
と全く同一であるため、誤り位置算出にこの除算回路を
利用することができ、誤り訂正処理手順によっては、新
たに位置算出用回路を設ける必要がない。 [発明の効果] 以上説明したように、本発明によれば、ガロア体G F
(2’″)のあらゆる元に対応した演算テーブルを用
いずに、簡単な回路で誤り位置を求めることができ、そ
の結果、演算テーブル用のメモリを節約することができ
る。
第1図は本発明の一実施例の回路図、第2図ないし第Φ
図は第1図の回路の動作の説明に供するフローチャート
である。 1・・・乗算回路 2・・・レジスタ3・・・O
Rゲート 4・・・クロックカウンタ5・・・EO
Rゲート 出願人 株式会社 日 立製作所 代理人 弁理士 富 1)和 子 第2図 第3図 第4図
図は第1図の回路の動作の説明に供するフローチャート
である。 1・・・乗算回路 2・・・レジスタ3・・・O
Rゲート 4・・・クロックカウンタ5・・・EO
Rゲート 出願人 株式会社 日 立製作所 代理人 弁理士 富 1)和 子 第2図 第3図 第4図
Claims (1)
- 【特許請求の範囲】 1、原始元をαとするガロア体GF(2^m)(m:正
整数)上のリードソロモン符号を用いた誤り訂正処理に
おける誤り位置算出回路において、シフト動作により元
に順次αが乗算されるmビットの乗算回路と、 mビットのデータを設定可能なレジスタと、該レジスタ
の出力と上記乗算回路の出力と比較し、両出力の一致を
検出する一致検出回路と、 該一致検出回路により一致が検出されるまで上記乗算回
路のシフト回数を計数するカウンタとを有する ことを特徴とする誤り位置算出回路。 2、上記乗算回路は、上記ガロア体GF(2^m)上の
原始多項式の係数が1の項の位置に帰還を掛けたm個の
遅延素子を含むフィードバックレジスタからなる特許請
求の範囲第1項記載の誤り位置算出回路。 3、上記一致検出回路は、上記レジスタの第kビット(
k:1、2、・・・、m)の出力と上記乗算回路の第k
ビットの出力とを受けるm個の排他的論理和ゲートと、
該m個の排他的論理和ゲートの全出力を受ける論理和ゲ
ートとからなる特許請求の範囲第1項記載の誤り位置算
出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62290103A JPH0834441B2 (ja) | 1987-11-17 | 1987-11-17 | 誤り位置算出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62290103A JPH0834441B2 (ja) | 1987-11-17 | 1987-11-17 | 誤り位置算出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01130629A true JPH01130629A (ja) | 1989-05-23 |
JPH0834441B2 JPH0834441B2 (ja) | 1996-03-29 |
Family
ID=17751833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62290103A Expired - Lifetime JPH0834441B2 (ja) | 1987-11-17 | 1987-11-17 | 誤り位置算出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0834441B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58219850A (ja) * | 1982-06-15 | 1983-12-21 | Toshiba Corp | 誤り位置検出回路 |
JPS6160018A (ja) * | 1984-08-31 | 1986-03-27 | Canon Inc | 誤り訂正回路 |
JPS6260319A (ja) * | 1985-09-10 | 1987-03-17 | Toshiba Corp | 誤り訂正回路 |
JPS63131623A (ja) * | 1986-11-20 | 1988-06-03 | Matsushita Electric Ind Co Ltd | チエンのアルゴリズム実現装置 |
-
1987
- 1987-11-17 JP JP62290103A patent/JPH0834441B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58219850A (ja) * | 1982-06-15 | 1983-12-21 | Toshiba Corp | 誤り位置検出回路 |
JPS6160018A (ja) * | 1984-08-31 | 1986-03-27 | Canon Inc | 誤り訂正回路 |
JPS6260319A (ja) * | 1985-09-10 | 1987-03-17 | Toshiba Corp | 誤り訂正回路 |
JPS63131623A (ja) * | 1986-11-20 | 1988-06-03 | Matsushita Electric Ind Co Ltd | チエンのアルゴリズム実現装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0834441B2 (ja) | 1996-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Chien | Cyclic decoding procedures for Bose-Chaudhuri-Hocquenghem codes | |
Berlekamp | Algebraic coding theory (revised edition) | |
US4493046A (en) | Apparatus for generation of binary pseudo-random numbers | |
US4584686A (en) | Reed-Solomon error correction apparatus | |
EP0112988A2 (en) | Syndrome processing for multibyte error correcting systems | |
EP0329789B1 (en) | Galois field arithmetic unit | |
EP0114938A2 (en) | On-the-fly multibyte error correction | |
JP2744091B2 (ja) | 有限体の乗法的逆数元を計算するデータ処理方法及び装置 | |
JP2001502153A (ja) | 大規模データ・ブロックのためのハードウェア最適化リード・ソロモン・デコーダ | |
Avizienis | Arithmetic algorithms for error-coded operands | |
EP0233075A2 (en) | Method and apparatus for generating error detection check bytes for a data record | |
JPH0728227B2 (ja) | Bch符号の復号装置 | |
US6687725B1 (en) | Arithmetic circuit for finite field GF (2m) | |
US5107506A (en) | Error trapping decoding method and apparatus | |
US20080140740A1 (en) | Systems and methods for processing data sets in parallel | |
EP0004718A1 (en) | Method of and apparatus for decoding shortened cyclic block codes | |
US8417761B2 (en) | Direct decimal number tripling in binary coded adders | |
US3373269A (en) | Binary to decimal conversion method and apparatus | |
JPH01130629A (ja) | 誤り位置算出方法 | |
US10644723B2 (en) | Component-efficient cyclic-redundancy-check-code-computation circuit | |
JP2553565B2 (ja) | ガロア体演算装置 | |
JP3126973B2 (ja) | 誤り訂正処理装置 | |
JPH0351008B2 (ja) | ||
RU2115231C1 (ru) | Устройство кодирования-декодирования информации | |
JP3230888B2 (ja) | ユークリッド互除回路 |