JPS6160018A - 誤り訂正回路 - Google Patents
誤り訂正回路Info
- Publication number
- JPS6160018A JPS6160018A JP59182166A JP18216684A JPS6160018A JP S6160018 A JPS6160018 A JP S6160018A JP 59182166 A JP59182166 A JP 59182166A JP 18216684 A JP18216684 A JP 18216684A JP S6160018 A JPS6160018 A JP S6160018A
- Authority
- JP
- Japan
- Prior art keywords
- error
- correction
- word
- exclusive
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は誤り訂正、消失誤り訂正方式又は回路に関し、
特に少ない回路量で高速に訂正する誤り訂正回路に関す
る。
特に少ない回路量で高速に訂正する誤り訂正回路に関す
る。
最近では例えば衛星通信や光ケーブルを使用した広帯域
通信回線の研究が進められているが、冗長度抑圧符号化
を行う場合、画像の高品質を維持するには誤り訂正を行
なう必要がある。
通信回線の研究が進められているが、冗長度抑圧符号化
を行う場合、画像の高品質を維持するには誤り訂正を行
なう必要がある。
誤り訂正を行なう制御方式としては、誤りフレームを再
送する方式があるが、例えば衛星通信では往復的0.6
秒の遅延があるため、誤りフレームを再送゛する時間が
画面伝送時間に対して無視できず、伝送効率が悪くなる
という欠点があった。又、その他、ディジタルビデオ。
送する方式があるが、例えば衛星通信では往復的0.6
秒の遅延があるため、誤りフレームを再送゛する時間が
画面伝送時間に対して無視できず、伝送効率が悪くなる
という欠点があった。又、その他、ディジタルビデオ。
ディジタルオーディオやタイプライタやそれ等の端末間
のデータ伝送、電子ファイル、コンピュータ等の電子機
器におけるデータの伝送途中で誤まったディジタル情報
を自動的に訂正する誤り訂正は、今や、上記機器通信シ
ステムの信頼性向上に欠かせない技術となっている。
のデータ伝送、電子ファイル、コンピュータ等の電子機
器におけるデータの伝送途中で誤まったディジタル情報
を自動的に訂正する誤り訂正は、今や、上記機器通信シ
ステムの信頼性向上に欠かせない技術となっている。
従来、任意の整数mで定義されるガロア体GFC2m)
の原始元αを用いて構成される拡大リード・ソロモン符
号のパリティ検査行列に従って、生成されるシンドロー
ムS□、 Sl、 S2によって1重ワード誤り訂正と
2Xl!ワード消失誤り訂正を行う場合、1重ワード誤
り訂正と、2重ワード消失誤り訂正は別々のアルゴリズ
ムによって訂正されていた。今、説明を簡単にするため
m=4の場合についてのみ説明を行う。
の原始元αを用いて構成される拡大リード・ソロモン符
号のパリティ検査行列に従って、生成されるシンドロー
ムS□、 Sl、 S2によって1重ワード誤り訂正と
2Xl!ワード消失誤り訂正を行う場合、1重ワード誤
り訂正と、2重ワード消失誤り訂正は別々のアルゴリズ
ムによって訂正されていた。今、説明を簡単にするため
m=4の場合についてのみ説明を行う。
すなわち、シンドロームs□、sl、S2の判定によっ
て、次の場合分けが行なわれる。
て、次の場合分けが行なわれる。
1)SQ−S1=S2=0 瞬誤りなしとして何もし
ない。
ない。
ii) S□≠o、 St;1!0.32≠0゜(多他
は消失訂正 1ii) so〜S2のうち1つが非零、残りが零−■
S□≠o m 1=15が単−誤り(ei=so)■S
l;+i0 m t=16 // (ei=s
t)■52sO−o 1=17 // (ei=
S2)iV)他は消失訂正 さらに消失訂正の場合 i)ポインタによって選択された位置i+Jが、15〜
17番目以外の場合 ii)ポインタによって選択された位置が、15〜17
番目のみの場合 検査シンボルのみであるので何もする必要なし 山) i)、 ii)以外の場合 ■2gL消失 1=15. j≠16.17mej=S12/52i=
16 、 j≠15 、17−=sej=S。
は消失訂正 1ii) so〜S2のうち1つが非零、残りが零−■
S□≠o m 1=15が単−誤り(ei=so)■S
l;+i0 m t=16 // (ei=s
t)■52sO−o 1=17 // (ei=
S2)iV)他は消失訂正 さらに消失訂正の場合 i)ポインタによって選択された位置i+Jが、15〜
17番目以外の場合 ii)ポインタによって選択された位置が、15〜17
番目のみの場合 検査シンボルのみであるので何もする必要なし 山) i)、 ii)以外の場合 ■2gL消失 1=15. j≠16.17mej=S12/52i=
16 、 j≠15 、17−=sej=S。
1=17. j≠15.16−ej;S。
これをブロック図で示すと、第1図のようになり、20
0は1重誤り訂正、201は2重消失訂正部である。又
、202はバッファであり、第1図から明らかなように
lfi誤り訂正、2重ワード消失訂正を統一的に処理で
きないために回路量が増大するという欠点があった。
0は1重誤り訂正、201は2重消失訂正部である。又
、202はバッファであり、第1図から明らかなように
lfi誤り訂正、2重ワード消失訂正を統一的に処理で
きないために回路量が増大するという欠点があった。
印 的〕
以上の点に鑑み1本願発明の目的は、1重誤り訂正、2
重消失訂正を統一的に処理できる回路及びその方法を提
供することにある。
重消失訂正を統一的に処理できる回路及びその方法を提
供することにある。
以下、図面を参照し、本願発明につl、Xで詳細に説明
する。なお、説明を簡単にするため行列(1)において
m=4の場合につl、%て説明する。他も同様である。
する。なお、説明を簡単にするため行列(1)において
m=4の場合につl、%て説明する。他も同様である。
i)誤り位置iが15.16.17番目以外の一兎誤り
の場合S = H−e”より。
の場合S = H−e”より。
シンドロームSo、SL、S2は上記のようシこなる。
さらにSlにαを、S2にα2を見回力)Iす続けると
、 排他的ORをiると S’o+S′l=A□=ei (t+a )S1+5
2==A1=ei・α(i″”(t +a ’ ”)コ
コテ1=n−i 回ノ時(タタL n =2In−1)
α1=1より AO=O Aに〇 従ッテe=A2/ (A +A ) +S ’t 計W
t 6 トe = so = ei 交士n−i回の時 AO≠0 ii) 誤り位置iが15又は16又は17の一重誤
り時、訂正の必要なし、 山)誤り位置1+Jが15.16.17番目以外の2重
消失誤りの時、 同様にさらにSlにαを、S2にα2を2回かけ続ける
と 更に(5)式のSQ、S1間及びSl、 52間の排他
的ORをとると ココテl = n −i回の時(ただL n=2m−’
l)αn=1 従ッ”Ce=Ao2/ (AO+Al) +Soは文=
n−j回の時 となる。
、 排他的ORをiると S’o+S′l=A□=ei (t+a )S1+5
2==A1=ei・α(i″”(t +a ’ ”)コ
コテ1=n−i 回ノ時(タタL n =2In−1)
α1=1より AO=O Aに〇 従ッテe=A2/ (A +A ) +S ’t 計W
t 6 トe = so = ei 交士n−i回の時 AO≠0 ii) 誤り位置iが15又は16又は17の一重誤
り時、訂正の必要なし、 山)誤り位置1+Jが15.16.17番目以外の2重
消失誤りの時、 同様にさらにSlにαを、S2にα2を2回かけ続ける
と 更に(5)式のSQ、S1間及びSl、 52間の排他
的ORをとると ココテl = n −i回の時(ただL n=2m−’
l)αn=1 従ッ”Ce=Ao2/ (AO+Al) +Soは文=
n−j回の時 となる。
iV)誤り位7!J: i ≠15 、 1 B 、
17 、 j = 15 (7)時同様にしてSl
にαを、S2にα2を見回かけ続けると となるので S’O,S’1間及びs′l、s′2間の排他的ORを
とると、 1=n−i回の時(ただしn=2a1−1)文=n−3
回の時、訂正の必要なし V)誤り位置ii’ l 5 、l 6 * 17
、J ;l 6 (1) il!?同様にしてSlにα
を、S2にα2を見回かけ続けると となるので S”Q、S’1間及びS”L、S’2間に排他的ORを
とると、 fl=n−i回c7)時(ただL n=2rQ−1)文
=n−j回の時、訂正の必要なし V+) +’Stり位a i s l 5 、 16
、 l 7 、 j = 17 ノ時同様にして
51にαを、S2にα2を見回かけ続けると となるので S Q、S′l聞及びS′l 、s’2間の排他的OR
をとると、 文=n−7回の時 よって見==n−j回の時、訂正の必要なし1ii)誤
り位置L+Jが15又は16又は17の時、訂正の必要
なし 次に1本発明の実施例を第2図にブロック図で示す。
17 、 j = 15 (7)時同様にしてSl
にαを、S2にα2を見回かけ続けると となるので S’O,S’1間及びs′l、s′2間の排他的ORを
とると、 1=n−i回の時(ただしn=2a1−1)文=n−3
回の時、訂正の必要なし V)誤り位置ii’ l 5 、l 6 * 17
、J ;l 6 (1) il!?同様にしてSlにα
を、S2にα2を見回かけ続けると となるので S”Q、S’1間及びS”L、S’2間に排他的ORを
とると、 fl=n−i回c7)時(ただL n=2rQ−1)文
=n−j回の時、訂正の必要なし V+) +’Stり位a i s l 5 、 16
、 l 7 、 j = 17 ノ時同様にして
51にαを、S2にα2を見回かけ続けると となるので S Q、S′l聞及びS′l 、s’2間の排他的OR
をとると、 文=n−7回の時 よって見==n−j回の時、訂正の必要なし1ii)誤
り位置L+Jが15又は16又は17の時、訂正の必要
なし 次に1本発明の実施例を第2図にブロック図で示す。
図において、1はガロア体GF(2m)の要素αを乗算
する回路であり、GF(24)の場合。
する回路であり、GF(24)の場合。
第3図(a)に示す説明図によって構成できる。
2はα2を乗簑する回路であり、第3図(b)に示す回
路によって構成できる。
路によって構成できる。
3〜5は、それぞれmビットのレジスタ(シンドローム
令レジスタ)である。
令レジスタ)である。
6〜12は、それぞれmビットの排他的OR回路である
。
。
図において、排他的OR回路6と、レジスタ3はシンド
ロームs□の生成回路を構成し、排他的OR回路7と、
レジスタ4と、α乗算回路lはシンドロームS1の生成
回路を構成し、排他的OR回路8と、レジスタ5と、α
2乗算回路2は、シンドロームS2生成回路を構成する
。ただし。
ロームs□の生成回路を構成し、排他的OR回路7と、
レジスタ4と、α乗算回路lはシンドロームS1の生成
回路を構成し、排他的OR回路8と、レジスタ5と、α
2乗算回路2は、シンドロームS2生成回路を構成する
。ただし。
スイッチ15は16.177番目ワードが入ってくると
き開き、スイッチ16は15.177番目スイッチ17
は15.16番目のワードが入ってくるとき開かれる。
き開き、スイッチ16は15.177番目スイッチ17
は15.16番目のワードが入ってくるとき開かれる。
スイッチ14を閉じて、受信語を信号線aに入力し、信
号線すにシフトクロックを加える。
号線すにシフトクロックを加える。
ただし、15,16.177番目受信ワードは。
スイッチ15,16.17によって制御されるので、受
イa語入力終了時にはパリティ検査行列(1)に対する
シンドロームSo、S1.S2が生成上kQ−P1.%
1 次に、スイッチ14を開いて信号線すにシフトクロック
を加え続けると、2回シフト後のシンドロームSQ、5
1.52は前述したように次式で表わされる。
イa語入力終了時にはパリティ検査行列(1)に対する
シンドロームSo、S1.S2が生成上kQ−P1.%
1 次に、スイッチ14を開いて信号線すにシフトクロック
を加え続けると、2回シフト後のシンドロームSQ、5
1.52は前述したように次式で表わされる。
排他的OR回路9.10によって、シンドロームSQ、
51間の排他的OR,AQ及びシ2ンドロームSt、5
2間の排他的OR,Alをとる。
51間の排他的OR,AQ及びシ2ンドロームSt、5
2間の排他的OR,Alをとる。
AQ、Al をROM18に入力して、AO/(AO+
AI)を出力し、排他的0R11によって、s□と排他
的ORをとることにより、誤りパターンe = A:/
(AO+A1)+soが得られる。1重誤り訂正と消失
誤り官r正の判定はシンドロームSo。
AI)を出力し、排他的0R11によって、s□と排他
的ORをとることにより、誤りパターンe = A:/
(AO+A1)+soが得られる。1重誤り訂正と消失
誤り官r正の判定はシンドロームSo。
sl、s2をROM19に入れて、So、51=522
または、5oxO,51=S2=0またはS1≠O,S
O=S2=0またはS2≠O,5q=S1=Oのとき、
1重誤り、それ以外の場合、消失訂正とする。
または、5oxO,51=S2=0またはS1≠O,S
O=S2=0またはS2≠O,5q=S1=Oのとき、
1重誤り、それ以外の場合、消失訂正とする。
誤り位置はROM19からの信号によりGATE 20
は1m訂正の場合AOの信号を、消失訂正の場合、信号
線Cの信号を誤り位置ポインタとして出力する。
は1m訂正の場合AOの信号を、消失訂正の場合、信号
線Cの信号を誤り位置ポインタとして出力する。
GATE21は、GATE20からの誤り位置信号に応
じて、排他的0RIIからの誤りパターンを通す。
じて、排他的0RIIからの誤りパターンを通す。
BUFFER13は、信号線aからの受信語をためこみ
、誤り位置に同期するように受信語を出力する。
、誤り位置に同期するように受信語を出力する。
排他的ORには、BUFFER13からの受信語に、G
ATE21からの誤りパターンを加えることによって、
誤り訂正し、出力する。
ATE21からの誤りパターンを加えることによって、
誤り訂正し、出力する。
更に他の実施例として第2図のようにスイッチ14の開
閉によってシンドローム生成部と・それぞれのシンドロ
ームを S i+ 51α’−*51α21−・・−・・−5i
(αiデ(i=0.1.2) と交換する部分を共有させる代りに、第4図のようにシ
ンドローム生成部と、シンドローム変換部を分けること
もできる。これによって。
閉によってシンドローム生成部と・それぞれのシンドロ
ームを S i+ 51α’−*51α21−・・−・・−5i
(αiデ(i=0.1.2) と交換する部分を共有させる代りに、第4図のようにシ
ンドローム生成部と、シンドローム変換部を分けること
もできる。これによって。
シンドローム生成後、スイッチ14を開いて受信語を空
送りする必要がなくなるので、符合ブロックが連続して
送られる場合にも、リアルタイム処理が可能になる。な
お、それぞれ1+−+1−1,2→2−1毫7→7−1
゜15→15−1,154F−+16−1.17→17
−1に番号を対応させている。
送りする必要がなくなるので、符合ブロックが連続して
送られる場合にも、リアルタイム処理が可能になる。な
お、それぞれ1+−+1−1,2→2−1毫7→7−1
゜15→15−1,154F−+16−1.17→17
−1に番号を対応させている。
以上、詳述したように本願発明により、1重ワード誤り
訂正、2重ワード消失誤り訂正を統一的に処理する回路
を設けることにより、誤り訂正回路が少ない回路量で済
み、高速に訂正することが可能な誤り訂正方式及び誤り
訂正回路を提供することが可能となるという効果がある
。
訂正、2重ワード消失誤り訂正を統一的に処理する回路
を設けることにより、誤り訂正回路が少ない回路量で済
み、高速に訂正することが可能な誤り訂正方式及び誤り
訂正回路を提供することが可能となるという効果がある
。
第1図は、従来す誤り訂正のブロック図である。
第2図は本願発明適用のブロック図、
第3図(a)はガロア体GF(2”)(7)要素αを乗
算する回路(m=4)の説明図、第3図(b)はガロア
体GF(2m)の要素α2を乗算する回路(m=4)の
説明図・m 4 図t*シンドローム生成部とシンドロ
ーム変換部を分離した場合のブロック図。 1.2は乗算回路、3,4.5はレジスタ。
算する回路(m=4)の説明図、第3図(b)はガロア
体GF(2m)の要素α2を乗算する回路(m=4)の
説明図・m 4 図t*シンドローム生成部とシンドロ
ーム変換部を分離した場合のブロック図。 1.2は乗算回路、3,4.5はレジスタ。
Claims (1)
- 【特許請求の範囲】 任意の整数mで定義されるガロア体GF (2^m)の原始元αを用いて構成される拡大リード・
ソロモン符号のパリテイ検査行列 [1 1 1 ……1 ……1 1 0 0、1 α
α^2 ……α^i ……α^2^^m^−^2 0
1 0、1 α^2 α^4 ……α^2^i ……α
^2^(^2^^m^−^2^) 0 0 1] に従
ってデータを符号化・複号化するシステムにおいて、符
合化データに対応するシンロドームS_0、S_1、S
_2を生成するシンドローム生成手段、上記シンドロー
ムによって消失訂正か単一訂正かを選択し、1重誤り訂
正、2重消失誤り訂正を行う手段、統一誤りパターンe
として e=S_0+A^2_0/(A_0+A_1)[但しA
_0=S_0+S_1、A_1=S_1+S_2 +は
排他的論理和。]を演算する手段を有し、消失訂正の場
合は 誤り位置を示すポインタ位置に、又単一訂正ならば、A
_0=0の位置を誤り位置とし、上記eを誤りパターン
とすることを特徴とする誤り訂正回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59182166A JPS6160018A (ja) | 1984-08-31 | 1984-08-31 | 誤り訂正回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59182166A JPS6160018A (ja) | 1984-08-31 | 1984-08-31 | 誤り訂正回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6160018A true JPS6160018A (ja) | 1986-03-27 |
Family
ID=16113501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59182166A Pending JPS6160018A (ja) | 1984-08-31 | 1984-08-31 | 誤り訂正回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6160018A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01130629A (ja) * | 1987-11-17 | 1989-05-23 | Hitachi Ltd | 誤り位置算出方法 |
-
1984
- 1984-08-31 JP JP59182166A patent/JPS6160018A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01130629A (ja) * | 1987-11-17 | 1989-05-23 | Hitachi Ltd | 誤り位置算出方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3256517B2 (ja) | 符号化回路、回路、パリティ生成方法及び記憶媒体 | |
US6609225B1 (en) | Method and apparatus for generating and checking cyclic redundancy code (CRC) values using a multi-byte CRC generator on a variable number of bytes | |
GB1457068A (en) | Burst error correction code | |
JPH09181616A (ja) | 巡回冗長検査エラー検出・訂正装置 | |
JPS63236416A (ja) | 符号化復号化方法 | |
JPH0728227B2 (ja) | Bch符号の復号装置 | |
JPS6160018A (ja) | 誤り訂正回路 | |
US3562711A (en) | Apparatus for detecting circuit malfunctions | |
US20030051200A1 (en) | Method and apparatus for detecting start position of code sequence, and decoding method and apparatus using the same | |
US6859905B2 (en) | Parallel processing Reed-Solomon encoding circuit and method | |
JPS6160017A (ja) | 誤り訂正回路 | |
JPH0345020A (ja) | 巡回符号処理回路 | |
JPS6160019A (ja) | 誤り訂正回路 | |
JPH06276106A (ja) | 誤り訂正復号装置 | |
JPS6160016A (ja) | 誤り訂正回路 | |
JPH02248120A (ja) | ディジタル伝送装置の誤り訂正用符号器/復号器システム | |
JP2684031B2 (ja) | データの復号化方法 | |
JP2823158B2 (ja) | 誤り訂正装置 | |
KR0128847B1 (ko) | 에이에이엘 타입5 (AA Type 5)서비스를 위한 순방향에러제어의 병렬처리장치 | |
JP3452725B2 (ja) | トレリス軟判定誤り訂正回路およびトレリス変分調整方法 | |
KR100265949B1 (ko) | 리드-솔로몬 디코더의 N+α개 피포 설계 방법 | |
Kim | FPGA implementation of overhead reduction algorithm for interspersed redundancy bits using EEDC | |
US20030106013A1 (en) | Architecture for multi-symbol encoding and decoding | |
Juan et al. | Utilization of DSP algorithms for Cyclic Redundancy Checking (CRC) in Controller Area Network (CAN) controller | |
JPH04297164A (ja) | パケット受信機の誤り訂正回路 |